강유전체 기반 다양한 어레이 구조 활용 고성능/고집적 CIM 기술 개발

[1차년도] o 3D 강유전체 메모리 단위소자 개발 및 어레이 구조 설계 - 3D 강유전체 메모리 단위 소자 동작 특성 최적화 및 어레이 구조 설계 - 강유전체-산화물 반도체 채널을 조합한 3D 구조 o 시뮬레이션을 활용한 3D 어레이 구조 연구 - 정확한 SPICE 모델을 이용하여 다양한 3D 강유전체 메모리 어레이 구조 탐색 - 기존 시뮬레이터 framework를 멀티레벨 동작으로 확장하여 CIM 동작이 검증 및 IP 구조 확보 o 3D 구조 시뮬레이션 framework 구축 - 강유전체 트랜지스터의 측정 데이터 기반 SPICE 모델 자동 생성 소프트웨어 개발 - 강유전체 소자의 SPICE 모델을 이용한 어레이 동작 시뮬레이션 framework 구축 - 강유전체 기반의 다양한 CIM 아키텍처 및 3D 구조의 강유전체 CIM 아키텍처 동작 평가 시뮬레이션 framework 구축 o 고성능, 고집적 3D 어레이 구조 개발 - MAC과 CAM 연산을 위한 고성능, 고집적 3D 어레이 구조 개발 - SPICE 소자 모델 기반 어레이 구조 탐색 - 다양한 어레이 모델에 따른 성능 도출 및 비교 평가 - 멀티레벨 동작시 CIM 연산 효율 및 정확도 평가 수행 - CIM 동작을 위한 SoC 프로세서, 버스, 인터페이스 등의 기본 IP확보 [2차년도] o 3D 강유전체 메모리 어레이 제작 - 강유전체-산화물 반도체 채널 소자를 이용한 3D 강유전체 메모리 어레이 제작 - 3D 강유전체 메모리 어레이 인터페이스 회로 설계 및 구현 o 3D 강유전체 메모리 어레이 동작 방식 개발 - 3D 강유전체 메모리 어레이 인터페이스 회로 설계 및 구현 - Sensing 오차 최소화 및 cell 어레이의 구조에 최적화된 알고리즘 및 연산자 연구 - 전기적 분석법을 통한 강유전체-산화물 반도체 채널 동작 원리 이해 및 신뢰성 개선 o 고성능 고집적 3D 강유전체 메모리 어레이 인터페이스 회로 (driver, readout 회로 등) 설계 및 구현 - Reconfigurable한 인터페이스 회로의 구조 설계 제시 - 인터페이스 회로의 schematic 시뮬레이션 및 설계 - 인터페이스 회로의 layout 설계 - 인터에이스 회로의 성능 평가 (소모 전력, 전압 구동 범위, 전압 분해능 등) - 인터페이스 회로 칩 제작 - 인터페이스 회로의 핵심 아날로그 셀의 layout 자동생성 소프트웨어 개발 o 매핑 알고리즘 개발 - 다양한 매핑 알고리즘을 지원하는 시뮬레이션 framework 구축 - 3D 구조의 강유전체 CIM에 최적화되어 에너지 효율을 극대화하는 매핑 알고리즘 개발 [3차년도 (최종)] o 3D FeNAND, FeAND, FeNOR 프로토타입 구현 - Full-chip 형태의 3D FeNAND, FeAND, FeNOR 어레이 제작 및 특성 평가 - 3D 강유전체 메모리 어레이 프로토타입 실험 및 결과 분석 - 아날로그 layout 자동생성 소프트웨어를 이용한 인터페이스 회로의 최적 설계 제시 o 3D cell 어레이 기반 CIM 개발 - Cell 특성에 최적화된 초정밀/고효율 알고리즘 설계 및 벤치마크 - 3D cell 어레이 기반 CIM 동작 실증을 위한 digital SoC 프로토타입 설계 o CIM 구조 개발 및 시뮬레이션 framework 구축 - MAC과 CAM 연산을 모두 지원하여 연산 목적에 따라 동작 과정이 변경 가능한 3D 강유전체 기반 CIM 구조 개발 - 3D 구조의 강유전체 CIM을 위한 다양한 CAM 시뮬레이션 framework 구축 o 3D CIM 구동 프로토타입 개발 및 데모 - 제작된 인터페이스 칩의 프로토타입 검증 - 3D 강유전체 CIM 및 인터페이스 회로 칩의 이종집적 프로토타입 구현 - 3D CIM 어레이와 인터페이스가 연동된 프로토타입 구현 및 CIM 동작 (MAC & CAM) 검증을 위한 인터페이스 동작 검증

1. eNAND PIM기반 지능형 ECG 신호처리 가속기 및 컴파일러 개발* 최종 결과물: ECG 신호 처리 AFE, eNAND PIM 및 BLE 통합 단일칩(SIP)* 핵심 기능: 단일칩 내부에서 환자의 ECG 신호를 분석하여, 세부 증상을 파악하고, 이를 의료진에게 전달 및 실시간 모니터링을 지원(SW와의 연동을 위한 SW-HW 컴파일러 제공)* 주요 ...

1. eNAND PIM기반 지능형 ECG 신호처리 가속기 및 컴파일러 개발 * 소프트웨어/하드웨어 공동 최적화를 통한 에너지 효율 극대화 - ECG AFE, PIM, MCU, BLE 모듈이 통합된 단일 칩 제작 - 경량화 AI 모델 하드웨어 이식을 위한 Compiler 및 eNAND PIM 연산을 위한 RISC-V 기반 Compiler 구현 * 세부 핵심요소기술의 개발 및 내용 = ECG 모델에 대한 TinyML 기반 경량화 AI 모델 생성(Pruning, 양자화, NAS) - Custom MLIR-based Graph Compiler를 구현하여 AI 모델을 바이너리화하여 가속기에 이식 = ECG 신호 검출(AFE) 및 통신(BLE) 모듈의 최적화 시스템 개발 - 신뢰도 높은 ECG 신호의 검출을 위한 impedance boosting 기술 개발 - 무선 통신 모듈(BLE) 최적화를 통한 저전력 ECG 신호 송/수신 기술 구현 - Reference board 제작 및 Firmware 개발을 통해 ECG 데이터 감지 및 처리 효율성 향상 = RISC-V 코어 기반 가속 시스템 설계 - eNAND PIM용 custom ISA를 구현함으로써, 탑재된 AI 모델의 저전력 연산을 위한 전처리 알고리즘 및 데이터 매핑 방식을 지원 = eNAND PIM 기반 고효율 MAC 연산기 구현 - Coupling capacitor의 낮은 PVT variation 이점을 활용해 연산을 수행함으로써, 높은 신뢰성과 집적도를 가지는 연산 구조 설계 - 단일 클럭을 활용한 다중비트 입력 지원 및 양/음 가중치 통합형 BL 연산 구조를 설계하여 빠른 연산 속도와 높은 전력 효율 달성 = AI모델의 효율적인 RISC-V + eNAND PIM 연산을 위한 컴파일러 개발 - MLIR 기반 소프트웨어 스택 개발(입력된 AI모델을 중간표현으로 변환시켜주는 트랜슬레이터 개발 - 연산자 병합, 연산자의 효율적 스케쥴링을 포함하는 MLIR 최적화 모듈을 개발(MLIR dialect를 설계하고 구현) - LLVM 도구를 이용하여 LLVM IR로 변환하고 하드웨어에 대응되는 인스트럭션들로 변환하는 코드 생성 모듈 개발 * 실제 IoT 플랫폼 환경에서의 성능 평가 - 프로토타입 칩 설계(MPW)를 2차례 진행하여, 이를 검증 보드에 이식 후 경량화된 AI 모델과 실제 ECG 데이터를 입력으로 넣어 성능을 검증 2. 3D NAND Flash PIM을 활용한 문답형 AI 인-스토리지 컴퓨팅 시스템 * 세부 핵심요소기술의 개발 및 내용 = 인-스토리지 컴퓨팅을 활용한 문답형 AI 모델(GPT) 분할 연산 개발 - 문답형 AI모델인 GPT 종류의 모델의 연산 레이어들을 분석하고, 각 레이어 특성(데이터 재사용률, 벡터연산 가능성)을 고려하여 인-스토리지 컴퓨팅 활용. - 그 외 연산에 대해서는 RISC-V 내의 벡터 연산기 또는 FPU 사용 - 3D NAND Flash PIM 연산을 추가함에 따라 스토리지 내부에서 두 가지 연산 옵션(자체 CPU/FPGA과 PIM)이 생겨 이를 효율적으로 스케쥴링하는 기법 개발 = AI 모델의 추론 및 학습을 지원하는 NAND Flash PIM 구조 설계 - 이를 지원하기 위한 가중치 전치(transpose) 연산을 지원하여 AI모델의 추론 및 학습이 동시수행 가능한 NAND PIM 가속기 구조 연구 = eNAND/NAND flash의 산포 영향(PVT 변이)을 수학적으로 모델링하고, 산포를 통해 결정되는 비트에러를 예측하여 PIM의 신뢰성 보장 - 수학적 모델을 3D NAND Flash PIM 시뮬레이션 환경에 반영 - 실제 BER 발생을 고려한 AI모델 추론에 대한 연구를 수행 *인-스토리지 컴퓨팅 시뮬레이션을 통한 성능 평가 - 본 연구팀에서 자체 개발한 cycle-accurate 3D NAND PIM 기반 인-스토리지 컴퓨팅 시뮬레이터를 통해 성능을 예측