디지털 보상 기반 RF 디지털 프론트엔드 및 무선 송수신 ASIC 구현

RF Digital Front-End with Digital Compensation for 4G/LTE Transceivers

연구 내용

4G/LTE 무선 송수신을 위해 디시메이션, DC 오프셋 보상, Farrow 보간 등을 포함한 디지털 프론트엔드를 설계하고 모델링·검증 및 ASIC 구현까지 수행하는 연구

무선 채널에서 발생하는 ISI와 DC offset, 인접 채널 선택도 요구 및 원치 않는 방사 성능을 동시에 만족시키는 디지털 프론트엔드 설계가 핵심입니다. 알고리즘 수준부터 ASIC 하드웨어 레벨까지 top-down 전략으로 회로를 구성하고, 함수형·사이클 정확·비트 정확 모델로 성능을 단계적으로 검증합니다. 4G 수신에서는 I/Q 추정·보상과 DC 오프셋 취소를 결합하여 저복잡도로 성능 손실을 최소화합니다. LTE에서는 Farrow interpolator 기반 분수 샘플레이트 변환과 디지털 믹서의 위상 오차 누적 방지를 위한 주기 리셋을 적용하고, 캐리어 어그리게이션을 위한 채널 선택·주파수 변환 필터 체인을 포함합니다.

관련 프로젝트

0건

연구 흐름

초기에는 저복잡도 4G 수신을 목표로 anti-drooping 필터, 디시메이션 체인, DC offset cancellation, I/Q 추정·보상 구조를 정리하고 간섭 요구사항을 만족하는지 시뮬레이션과 검증으로 확인했습니다. 이후 LTE 캐리어 어그리게이션을 포함하는 다중 모드 수신 요구로 확장하면서 Farrow interpolator 기반 분수 변환과 디지털 믹서 블록을 설계에 반영했습니다. 기능 수준 모델부터 사이클·비트 정확 모델까지 구축하여 임계 경로와 스펙트럼 관점을 일관되게 점검하고, 비트폭 최소화 절차를 통해 면적을 고려한 구현을 수행했습니다. 최종적으로 CMOS ASIC 합성 및 FPGA 기반 구현으로 시스템 단 성능을 확인합니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

다중모드 4G/LTE 디지털 수신기
웨어러블용 RF 프론트엔드
3GPP 간섭요구 검증 로직
저전력 디시메이션 필터
DC 오프셋 보상 회로
캐리어 어그리게이션 주파수 변환
분수 샘플레이트 변환 모듈
원치 않는 방사 저감 디지털 필터링
ASIC 설계 공간 탐색 기반 검증
FPGA-ASIC 공동 검증 파이프라인