고대역폭 메모리(High-bandwidth memory, HBM)는 대규모 인공지능 모델을 포함한 대역폭 집약적 응용에서 상당한 발전을 가능하게 했다. HBM은 통상 실리콘 인터포저를 통해 다른 시스템온칩(systems-on-chip, SoC)과 통합되며, 차세대 HBM 시스템에서 대역폭을 공격적으로 확장할 때의 주요 병목은 인터포저 내에서 서로 매우 근접한 고밀도 병렬 인터커넥트로 인해 발생하는 상당한 크로스토크(crosstalk)에서 기인한다. 크로스토크 회피 코드(crosstalk avoidance code, CAC)가 유망한 해결책으로 부상했음에도, 기존 CAC 기법들은 낮은 비트 효율과 상당한 하드웨어 오버헤드를 겪는다. 본 논문은 새로운 가중 코딩 전략을 활용하는 효율적인 CAC 기법 WITCH를 제안한다. 모든 채널을 동일하게 고려하는 선행 접근과 달리, WITCH는 어레이 내에서의 상대적 위치에 따라 채널에 서로 다른 가중치를 부여하여 더 높은 비트 효율로 크로스토크 억제를 가능하게 한다. 또한, 크로스토크 수준을 추가로 낮추기 위해 추가적인 차폐를 통합하는 WITCH의 확장안인 WITCH-AS도 함께 제시한다. 제안한 코딩 기법들은 동일한 수준의 크로스토크 감소를 제공하면서, 최신 기술 대비 최대 17.3% 더 높은 비트 효율을 달성한다. 업계에서 검증된 채널 모델을 사용한 시뮬레이션 결과에 따르면, WITCH와 WITCH-AS는 각각 눈 높이(eye height)를 10.1%–49.4% 및 17.1%–51.1% 개선한다. 더 나아가, 실제 HBM 시스템에 통합될 수 있는 면적 및 에너지 효율적인 하드웨어 구현도 제안한다. 해당 설계는 기존 설계와 비교하여 각각 면적과 임계 경로 지연(critical path delay)을 31.0% 및 28.2% 감소시킨다. 마지막으로, 고속·고밀도 동작 조건에서 신호 무결성을 더욱 향상시키기 위해 WITCH에 원활하게 통합될 수 있는 호환 가능한 동시 스위칭 출력(simultaneous switching output, SSO) 노이즈 저감 기법도 제안한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.