이 논문은 중복 스위칭, 경합 및 출력 글리치를 제거하고 유의하게 향상된 유지 시간을 제공하는 에너지 효율적인 17T 준정적(pseudostatic) 진정한 단일 위상 클록 플립플롭을 제시한다. 14nm FinFET CMOS 공정으로 제작된 설계는 $1.22\mathrm{fJ}/$ 사이클만 소비하며, TGFF에 비해 최대 67.7%의 에너지 절감과 26.4% 더 작은 클록-투-q 지연을 보인다. 최악 조건의 최소 동작 주파수는 625 kHz로 측정되어, 저전력 및 고성능 시스템 모두에 매력적인 해결책이 된다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.