이미지 처리 워크로드를 위한 주소 맵 및 캐시/메모리 계층 최적화 연구

Address Mapping and Cache/Memory Hierarchy Optimization for Image Workloads

연구 내용

타일/구성 기반 가상 주소 리매핑, DRAM bank-shuffling 주소 맵, 메모리 계층 부하 분산 패딩, near-threshold 캐시 수율 관리를 통해 이미지 처리 성능과 효율을 개선하는 연구

이미지 처리 애플리케이션에서는 트래픽 패턴이 고정된 주소 맵과 불일치할 때 DRAM row-buffer conflict와 같은 병목이 발생하고 메모리 활용도가 저하될 수 있습니다. 본 연구는 MMU를 고려한 configurable address map을 구성하기 위해 타일 클러스터링과 재배치를 수행하고, 애플리케이션 특성에 맞게 주소 변환 비용과 메모리 활용을 동시에 조정합니다. 또한 DRAM bank-shuffle 기반 split 매핑으로 행 버퍼 충돌을 완화하고, 온칩 메모리 계층의 로드 밸런싱을 위해 adaptive image size padding을 적용합니다. 더 나아가 near-threshold 환경에서 L1 데이터 캐시 수율을 확보하기 위한 variable latency와 캐시 라인 마이그레이션을 연구합니다.

관련 프로젝트

0건

연구 흐름

초기에는 애플리케이션 트래픽 패턴을 주소 맵과 정렬하기 어려운 문제를 바탕으로, 타일을 클러스터링하고 MMU 친화적으로 재구성하는 가상 주소 리매핑 방법을 제안했습니다. 이후에는 이미지 처리에서 DRAM 병목을 직접적으로 줄이기 위해 bank-shuffling을 활용한 split 주소 매핑 설계를 수행했습니다. 최근에는 데이터 패턴과 메모리 계층 간 부하 불균형을 완화하기 위한 adaptive padding으로 확장했습니다. 한편 전력/공정 변동 환경에서는 캐시 지연 변동이 수율 손실로 이어질 수 있음을 분석하고, variable latency와 라인 마이그레이션을 통해 near-threshold L1 캐시의 운영 효율을 개선하는 방향으로 연구를 병행했습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

이미지 처리용 DRAM 충돌 완화
MMU-aware 구성 주소맵 생성
타일 기반 트래픽 패턴 적합화
로더 밸런싱 기반 이미지 패딩
near-threshold 캐시 수율 관리
공정 변동 환경에서 캐시 지연 제어
캐시 라인 마이그레이션
임베디드 가속기 메모리 계층 최적화
가상 주소 리매핑 오버헤드 최소화
저전력 연산용 메모리 신뢰성 확보