부분조화 주입 잠금(Subharmonic injection locking, SIL)은 저저크 시계 멀티플라이어를 위한 널리 사용되는 기법으로, PLL 루프 대역폭으로는 달성할 수 없는 수준까지 VCO의 위상 잡음을 낮출 수 있다. 위상 잡음 저감의 정도는 주입 강도에 의존하며, 기준 시계(reference clock)의 클럭 에지가 VCO의 클럭 에지를 완전히 대체할 때 최대에 도달한다[1]. 그러나 SIL 시계 멀티플라이어(SILCM)의 단점 중 하나는 기준 스퍼(reference spur)인데, 이는 주입 강도 및 곱셈 계수 $(N)$이 증가함에 따라 커진다. 링 오실레이터 기반 클럭 멀티플라이어에서는 곱셈 지연 잠금 루프(multiplying delay-locked loop, MDLL)를 사용함으로써 주입 강도를 최대화할 수 있으며, 기준에 의해 출력 클럭 에지가 완전히 대체된다. 링 오실레이터는 구형파와 유사한 파형을 가지므로, 클럭 에지 대체는 파형에 큰 왜곡을 유발하지 않고 에지의 매끄러운 교체가 가능하다. 따라서 출력 스퍼는 VCO 주파수에 대한 정밀 제어를 통해 완화될 수 있다. 반면 LC 오실레이터에서는 Fig. 19.1.1에 나타낸 바와 같이 LC 탱크의 정현파 성질 때문에 에지의 매끄러운 대체가 쉽지 않다. 즉, 강한 주입 강도는 위상 잡음을 낮추지만, 여러 주기 동안 지속되는 파형 왜곡을 유발하여 큰 스퍼로 이어진다. 반대로 약한 주입은 위상 잡음이 커지는 대가로 스퍼를 줄일 수 있다. 선행 연구들[2, 3]에서는 LC 오실레이터 기반 위상 고정 루프(phase-locked loops, PLL)에서 강한 주입을 통해 위상 잡음을 줄였는데, LC 탱크에 누적된 잡음을 제거하기 위해 오실레이터의 차동 출력(differential output)을 단락(short)시켰다. 그러나 이들은 곱셈 계수 $(N=16)$이 작고, 주입 타이밍을 위한 캘리브레이션 루프를 보유하고 있음에도 불구하고 스퍼 성능이 좋지 않았다. [4]에서는 LC VCO를 위한 MDLL이 제안되었다. 이 방법은 큰 곱셈 계수 $(N=128)$에서 위상 잡음 성능이 개선되었음에도, 전체 지터 성능에서 스퍼 레벨이 여전히 제한 요인이었다. 스퍼가 -50 dBc 이하로 낮은 SILCM에 대한 보고도 있었으나[5, 7], 이들은 기준 주파수 $(f_{ref})$가 높고 곱셈 계수가 10 미만으로 작다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.