RnDCircle Logo
조성환 연구실
한국과학기술원 전기및전자공학부 조성환 교수
저전력 CMOS 집적회로
아날로그·혼성신호 회로
PLL 및 인젝션락드 오실레이터
연구 영역
기본 정보
논문·특허
과제
구성원

조성환 연구실

한국과학기술원 전기및전자공학부 조성환 교수

조성환 연구실은 전기및전자공학부 기반의 저전력 CMOS 집적회로 설계를 수행합니다. 레귤레이션 회로에서는 출력 캐패시터 의존성을 낮춘 아날로그 LDO 구조와 주파수 보상 기법을 적용합니다. 센서 및 바이오신호 인터페이스에서는 공통모드 간섭 및 입력 조건 변동을 추적·억제하는 증폭기 구조와 고정밀 전류 기준을 연구합니다. 또한 PLL 및 injection-locked 클록 소자 설계로 지터와 스퍼를 동시에 제어하며, mmWave LO를 OFDM 운용 관점에서 빠르게 정착시키는 회로를 개발합니다. 데이터 변환과 AI 연산을 위해 bandpass delta-sigma 컨버터 및 변동 허용 아날로그 CNN 프로세서 연구도 병행합니다.

저전력 CMOS 집적회로아날로그·혼성신호 회로PLL 및 인젝션락드 오실레이터저잡음 센서 인터페이스아날로그 LDO
대표 연구 분야
연구 영역 전체보기
저전력 전원 및 정밀 아날로그 인터페이스 회로 연구 thumbnail
저전력 전원 및 정밀 아날로그 인터페이스 회로 연구
Low-Power Power Management and Precision Analog Interface Circuit Research
연구 분야 상세보기
연구 성과 추이
표시된 성과는 수집된 데이터 기준으로 산출되며, 일부 차이가 있을 수 있습니다.
주요 논문
5
논문 전체보기
1
Article
|
·
인용수 0
·
2025
A Fast-Settling mm-Wave LO With I/Q-Calibrated SSB Mixer and Frequency-Tuned ILO Filter Achieving Sub-ns Settling Time and −56 dBc Spur
Jaewon Oh, Cheol So, Hyojun Kim, Songcheol Hong, SeongHwan Cho
IF 5.6 (2025)
IEEE Journal of Solid-State Circuits
이 논문은 stepped-carrier orthogonal frequency-division multiplexing (OFDM)을 위한 고속 정착 60-GHz 국부발진기(LO)를 제시하며, I/Q-보정된 단일측파대(SSB) 믹서와 주파수 조절(injection-locked oscillator, ILO) 필터를 사용한다. SSB 믹서는 즉각적인 주파수 홉핑을 가능하게 하고, ILO는 믹서로부터 유발되는 스퍼(spur)를 억제하는 고- 대역통과 필터로 작용한다. 견고한 주입 동기(injection locking)를 확보하고 스퍼 억제를 최대화하기 위해, ILO의 자기 공진 주파수를 배경 주파수 튜닝 루프(FTL)를 통해 목표 주파수에 정밀하게 정렬한다. 또한 스퍼를 추가로 줄이기 위해 SSB 믹서 입력에 대한 배경 I/Q 캘리브레이션을 구현한다. 더불어 정전용량 중화된 버퍼는 밀리미터파(mm-Wave) 전압제어발진기(VCO)에서 진폭-대-주파수 변조(AM–FM) 변환을 완화하여 위상 잡음의 개선을 이끈다. 28-nm CMOS로 제작된 프로토타입은 서브 ns 정착 시간, 최악 조건에서 −56 dBc의 스퍼, 73.1 mW의 전력 소모 하에서 60.3 fs rms 지터를 달성한다.
https://doi.org/10.1109/jssc.2025.3634591
Local oscillator
Spur
dBc
Filter (signal processing)
Jitter
Phase noise
Band-pass filter
Injection locking
Frequency modulation
Electronic mixer
2
Article
|
·
인용수 1
·
2025
A Fully Integrated 4:1 DC–DC Converter With Series Transmission and Parallel Reception Through Electromagnetically Coupled Class-D LC Oscillators
Donghyeok Cho, Taekwang Jang, SeongHwan Cho
IF 5.6 (2025)
IEEE Journal of Solid-State Circuits
이 논문은 전자기 결합 Class-D LC (EMLC) 발진기를 기반으로 한 완전 통합형 4:1 dc–dc 컨버터를 제시한다. 큰 효율 저하 없이도 확장 가능한 변환비를 달성하기 위해 직렬 전송 및 병렬 수신 (STPR) 토폴로지를 제안한다. 세 개의 전력 전달 발진기 (PTO)와 하나의 병합 전력 수신 발진기 (PRO)를 온칩 쿼드 스택드 변압기를 통해 동시에 결합함으로써, 필요한 면적과 복잡도를 줄이는 소형 레이아웃을 구현한다. 28-nm CMOS 공정에서 구현된 프로토타입 IC는 74.5%의 피크 효율과 입력 전압 3.6 V까지의 동작을 통해 4:1의 높은 변환비를 달성한다. 피크 전력밀도 0.78 W/mm2에서 피크 효율을 달성하면서도, 피크 전력밀도에서는 67% 이상을 유지한다. 또한 이 컨버터는 1:4 승압 및 4:3 강압 변환을 지원하며, 각각 74.3%와 90.3%의 피크 효율을 제공하고, 피크 전력밀도는 0.68 및 3.27 W/mm2이다.
https://doi.org/10.1109/jssc.2025.3566479
Series (stratigraphy)
Physics
Transmission (telecommunications)
Class (philosophy)
Electronic engineering
Computer science
Electrical engineering
Optoelectronics
Telecommunications
Engineering
3
Article
|
·
인용수 1
·
2024
A Jitter Programmable Digital Bang-Bang PLL Using PVT-Invariant Stochastic Jitter Monitor
Yongjo Kim, Taekwang Jang, SeongHwan Cho
IF 5.6 (2024)
IEEE Journal of Solid-State Circuits
사용자가 정의한 값으로 출력 rms 지터를 설정할 수 있는 디지털 뱅-뱅 위상 고정 루프(DBPLL)를 제안한다. 확률적 지터 모니터링 회로(JMC)와 자동 루프 대역폭 제어를 사용함으로써, 제안된 BBPLL은 공정, 전압 및 온도(PVT) 조건과 무관하게 초기 설정 단계에서 원하는 목표 지터를 얻기 위해 전력 소모를 조정할 수 있다. 28 nm CMOS로 구현된 프로토타입 PLL은 2.88 GHz에서 동작하면서 다양한 PVT 조건 하에서도 목표 지터와의 rms 지터 차이를 0.26 ps 이내로 달성하였고, 링 오실레이터 기반 BBPLL에 대해 최고 수준인 FoM 225 dB를 달성하였다.
https://doi.org/10.1109/jssc.2024.3401593
Jitter
Phase-locked loop
Invariant (physics)
Computer science
Control theory (sociology)
Electronic engineering
Physics
Engineering
Artificial intelligence
Telecommunications
최신 정부 과제
58
과제 전체보기
1
2024년 8월-2029년 8월
|238,377,000
셀단위의 배터리 관리를 위한 반도체 집적회로 원천 기술연구
[목표 설정 배경]배터리 관리 시스템 (Battery Management System, BMS)은 2차 전지의 효율적이고 안전한 사용을 위해 필수적이며 그 시장 또한 점점 커지고 있다. 우리나라는 전 세계 전기차 배터리 시장에서 약 25%의 점유율을 차지하고 있으나 BMS 시스템은 전량 외국기업에 의존하고 있다. Energy Storage System (E...
배터리 관리 시스템
셀단위
집적 회로
배터리 건강상태
배터리 용량상태
2
2024년 3월-2026년 12월
|225,000,000
인공지능 반도체 시스템을 위한 효율적 전력관리 및 잡음강인 통신 회로
인공지능 (AI)의 범위가 동영상 해석, 자연어 처리 및 생성형 AI 등으로 확장 및 발전됨에 따라 이에 필요한 AI의 모델이 점점 더 커지고 있다. 이에 따라 AI 프로세서와 메모리로 이루어진 AI 반도체 시스템의 연산량과 용량이 커지고 있는데 이는 메모리 대역폭과 전력소모의 증가를 뜻한다. 메모리 대역폭을 늘리기 위해서는 채널당 전송률을 늘림과 동시에 ...
인공지능 시스템
반도체
인터페이스 회로
전력 회로
저잡음
3
2024년 3월-2026년 12월
|225,000,000
인공지능 반도체 시스템을 위한 효율적 전력관리 및 잡음강인 통신 회로
인공지능 (AI)의 범위가 동영상 해석, 자연어 처리 및 생성형 AI 등으로 확장 및 발전됨에 따라 이에 필요한 AI의 모델이 점점 더 커지고 있다. 이에 따라 AI 프로세서와 메모리로 이루어진 AI 반도체 시스템의 연산량과 용량이 커지고 있는데 이는 메모리 대역폭과 전력소모의 증가를 뜻한다. 메모리 대역폭을 늘리기 위해서는 채널당 전송률을 늘림과 동시에 ...
인공지능 시스템
반도체
인터페이스 회로
전력 회로
저잡음
최신 특허
특허 전체보기
상태출원연도과제명출원번호상세정보
공개2024음성 데이터 처리 시스템 및 이의 동작 방법1020240106348
공개2024클락의 변조를 통해 신호 경로의 주파수 응답 분석이 가능한 전송 장치, 수신 장치 및 전송 시스템1020240082786
공개20243차원 메모리 디바이스1020240071920
전체 특허

음성 데이터 처리 시스템 및 이의 동작 방법

상태
공개
출원연도
2024
출원번호
1020240106348

클락의 변조를 통해 신호 경로의 주파수 응답 분석이 가능한 전송 장치, 수신 장치 및 전송 시스템

상태
공개
출원연도
2024
출원번호
1020240082786

3차원 메모리 디바이스

상태
공개
출원연도
2024
출원번호
1020240071920