연구 영역
기본 정보
논문·특허
과제
구성원
Article|
·
인용수 1
·2024
A Jitter Programmable Digital Bang-Bang PLL Using PVT-Invariant Stochastic Jitter Monitor
Yongjo Kim, Taekwang Jang, SeongHwan Cho
IF 5.6 (2024) IEEE Journal of Solid-State Circuits
초록

사용자가 정의한 값으로 출력 rms 지터를 설정할 수 있는 디지털 뱅-뱅 위상 고정 루프(DBPLL)를 제안한다. 확률적 지터 모니터링 회로(JMC)와 자동 루프 대역폭 제어를 사용함으로써, 제안된 BBPLL은 공정, 전압 및 온도(PVT) 조건과 무관하게 초기 설정 단계에서 원하는 목표 지터를 얻기 위해 전력 소모를 조정할 수 있다. 28 nm CMOS로 구현된 프로토타입 PLL은 2.88 GHz에서 동작하면서 다양한 PVT 조건 하에서도 목표 지터와의 rms 지터 차이를 0.26 ps 이내로 달성하였고, 링 오실레이터 기반 BBPLL에 대해 최고 수준인 FoM 225 dB를 달성하였다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
JitterPhase-locked loopInvariant (physics)Computer scienceControl theory (sociology)Electronic engineeringPhysicsEngineeringArtificial intelligenceTelecommunications
타입
Article
IF / 인용수
5.6 / 1
게재 연도
2024