연구 영역
기본 정보
논문·특허
과제
구성원
Article|
·
인용수 2
·2024
A 7.5-GHz Subharmonic Injection-Locked Clock Multiplier Featuring a 120× Multiplying Factor and 92.3-fs RMS Jitter Including Reference Spur
Hangil Choi, SeongHwan Cho
IF 5.6 (2024) IEEE Journal of Solid-State Circuits
초록

이 논문은 낮은 rms 지터와 낮은 기준 스퓨(reference spur)를 갖는 부조화 주입-잠금 클록 배수기(SILCM)를 제시한다. 기준 스퓨를 억제하면서 rms 지터를 개선하기 위해, 재설정(reset)과 회복(recovery)이라는 두 가지 연산을 사용하여 기준 주입을 수행한다. 재설정 연산 동안, 누적된 지터를 제거하기 위해 전압제어발진기(VCO)의 출력들을 상호 단락시킨다. 회복 연산 동안에는 재설정 연산에 의해 야기된 왜곡된 VCO 파형을 복원한다. 기준 스퓨를 최소화하기 위해, VCO 주파수, 회복 레벨, 회복 타이밍을 제어하는 교정 루프(calibration loops)를 사용한다. 또한 교정 회로의 내부 오프셋도 제거한다. 28-nm CMOS로 구현된 제안된 SILCM은 62.5-MHz 기준을 사용하여 7.5 GHz에서 67.7-fs rms 지터와 -56.6 dBc의 기준 스퓨를 달성하면서 전력은 2.33 mW를 소모한다. 기준 주파수 및 스퓨를 포함하는 상태-최첨단 성능지표(figure-of-merit, FoM ) -259.1 dB를 달성한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
JitterSubharmonicMultiplier (economics)CPU multiplierSpurPhysicsOpticsComputer scienceClock signalClock skew
타입
Article
IF / 인용수
5.6 / 2
게재 연도
2024