열적 원자층 증착. 또한 해당 구조는 종래의 인버터 성능을 소형 단일 2D Te 소자 아키텍처 내에서 유지하면서도 현저한 시냅스 거동을 보였다. 이러한 결과를 확장하여 공간 복잡성을 줄인 소형 프로그래머블 CMOS 인버터를 시연하였으며, 아울러 다양한 상보형 로직-인-메모리 컴퓨팅의 구성을 시각화하였다. 본 연구의 결과는 2D 나노소재에 기반한 폰 노이만 아키텍처의 경계를 넘어서는 혁신적인 인-메모리 컴퓨팅의 길을 열어준다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.