연구 영역
기본 정보
논문·특허
과제
구성원
Article|
·
인용수 13
·2022
Recessed Channel Ferroelectric-Gate Field-Effect Transistor Memory With Ferroelectric Layer Between Dual Metal Gates
Been Kwak, Kitae Lee, Noh‐Hwal Park, Seung Joon Jeon, Hyunwoo Kim, Daewoong Kwon
IF 3.1 (2022) IEEE Transactions on Electron Devices
초록

본 연구에서는 고성능 및 강건한 신뢰성을 갖춘 비휘발성 메모리 응용을 위해, 게이트 금속/강유전체(FE) 층/상부 금속(IM)/절연층(IL)/Si 스택을 갖는 새로운 매입형(recessed channel) 강유전체 전계효과 트랜지스터(FeFET)를 제시한다. 이 소자는 이중 금속 게이트 매입형 채널 FeFET(DM-RFeFET)로 명명될 수 있다. 보정된 FE 및 소자 모델 파라미터를 이용한 기술 컴퓨터 지원 설계(technology computer-aided design, TCAD) 시뮬레이션을 통해, DM-RFeFET이 풋프린트를 희생하지 않으면서 FE와 IL의 면적 비를 최대화함으로써 넓은 메모리 창(MW, memory window)을 확보하고 내구성(endurance) 향상의 가능성을 가질 수 있음을 확인하였다. 또한 MW를 최대화하고 게이트 누설 전류에 의해 유발되는 IM 충전을 최소화하기 위해, DM-RFeFET 설계 지침으로서 매입 깊이 및 IM과 IL 사이의 추가적인 고- 차단층을 제시한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
FerroelectricityMaterials scienceMetal gateTransistorField-effect transistorOptoelectronicsNon-volatile memoryElectronic engineeringElectrical engineeringEngineering
타입
Article
IF / 인용수
3.1 / 13
게재 연도
2022