멀티프로세서 아키텍처와 플랫폼(예: 무어의 법칙의 적용 범위를 확장하기 위해 최근 도입된 멀티프로세서 시스템 온 칩(MPSoC))은 설계 생산성과 시스템 성능을 향상시키기 위해 소프트웨어와 하드웨어 양쪽에서 동시성(concurrency)과 동기화(synchronization)에 의존한다. 수십억 개 트랜지스터 시대가 빠르게 다가오면서, 60–90 nm 범위의 게이트 길이를 특징으로 하는 딥 서브미크론 기술에서는 비확장성 와이어 지연, 신호 무결성(signal integrity)의 오류, 비동기화된 통신으로 인해 몇 가지 주요 문제가 발생할 수 있다. 이러한 문제는 향후 시스템 온 칩(SoC)을 위한 네트워크 온 칩(Network on Chip, NOC) 아키텍처의 사용으로 해결될 수 있다. 우리는 MLDesigner(MLD Inc.)를 이용한 시스템 수준 모델링 환경에서, 맞춤형(customizable)이며 확장 가능한 NOC에 대한 동시성 아키텍처를 모델링하였다. 다양한 트래픽 시나리오에서 네트워크 부하를 변화시켜 현실적인 성능 지표를 얻었다. 버퍼 크기에 따른 지연(latency)에 대해 시뮬레이션 결과를 제시한다. 또한 NOC 구성요소에 대한 면적(area) 결과를 FPGA 구현으로부터 추상화하였다. 모델링된 NOC 아키텍처는 3가지 서로 다른 수준의 서비스 품질(quality-of-service, QoS)을 지원한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.