■ 본 연구진이 산학과제를 통하여 기 개발한 Silent-PIM 플랫폼을 연구 기반 플랫폼으로 사용 ■ H/W 재구성형 PIM 엔진 고도화를 위한 datapath 확장 □ 연산이 복잡한 unary operand를 갖는 함수를 CPU의 정확도를 보장하면서 연산할 수 있도록 PIM datapath를 설계 확장함. □ LUT datapath와 이전 MAC datapath를 융합하여 높은 재구성도를 제공하기 위하여 datapath를 재설계함. ■ H/W 재구성형 PIM 엔진의 발열에 따른 DRAM 신뢰성 모델링 □ PIM 디바이스 동작 환경을 실제 상용화 DRAM으로 모델링하여 DRAM 신뢰성을 확인함. □ Heat chamber를 활용한 온도 제어 실험 환경을 구축하여 DRAM 신뢰성을 확인함. ■ S/W 재구성형 Pooled PIM 개발을 목표로 애플리케이션 특성 프로파일링 □ Pooled PIM을 활용할 경우, 단일 PIM 대비 확장된 용량 및 연산 처리량을 확보할 수 있음. Pooled PIM을 활용해 연산하기 적합할 것으로 예측되는 다양한 후보 애플리케이션(LSTM, Seq2Seq, BERT, PointPollar, DLRM, GPT-2 등) 탐색. □ Pooled PIM에서 발생할 수 있는 메모리 문제를 확인하기 위해, 추가적인 프로파일링으로 메모리 의존도 및 대역폭 점유량 등을 확인. ■ 다수의 단일 PIM 디바이스를 연결하여 Pooled PIM 아키텍처를 모델링한 FPGA 환경 구현 □ 기존의 단일 PIM 디바이스인 ARM core 기반 Silent-PIM을 기반으로 다수의 PIM 디바이스를 point-to-point 방식으로 연결하여 제안하는 Pooled PIM을 모방한 환경 구축. ■ Pooled PIM에서의 성능 측정 및 개선 □ 구성한 FPGA 기반 에뮬레이션 환경을 활용하여 다양한 애플리케이션에 대한 프로파일링을 수행하고 성능 평가. ■ 범용 애플리케이션 대상 H/W 재구성형 PIM 코드 변환 메커니즘 개발 및 지원 라이브러리 개발 □ H/W 재구성형 PIM 특성 및 제약조건 분석 및 최적화 기회 탐색. □ 범용 애플리케이션들의 H/W 재구성형 PIM에서의 실행을 위한 컴파일러 레벨 메커니즘 설계 및 검증. ■ NAS 기반 PIM 최적화 뉴럴 네트워크 모델 탐색 □ 낮은 메모리 지연시간, 고대역폭 등 PIM의 특성을 고려하여 자원 활용성을 극대화할 수 있는 뉴럴 네트워크 모델을 탐색. ■ H/W 재구성형 PIM 엔진을 위한 S/W 개발환경 및 검증 플랫폼 구축 □ 본 연구에서는 H/W 재구성형 PIM 아키텍처의