저지터 및 넓은 주파수 범위를 가지는 서브샘플링 PLL(Phase-Locked Loop) 설계는 최신 무선 통신 시스템, 특히 5G 및 mmWave 대역에서 중요한 기술입니다. 이 연구는 주파수 합성기의 성능을 극대화하고, 낮은 전력 소모와 높은 주파수 안정성을 동시에 달성하는 것을 목표로 합니다. 서브샘플링 PLL은 전압 도메인에서의 오류를 최소화하며, 다중 LC-VCO 및 링 VCO 기반의 주파수 곱셈기를 활용하여 넓은 주파수 범위를 지원합니다. 이를 통해 고성능의 무선 통신 장비 및 소형 셀 기지국 설계에 기여할 수 있습니다.