이 논문은 소스 팔로어 버퍼에 전원 레일-투-레일 신호 스윙을 제공하는 정전용량 레벨 시프팅 바이어스 회로를 이용하여, 소스 팔로어 버퍼의 전력을 코어 전원 공급으로부터 공급하는 전력 효율적인 버퍼-임베딩 연속 근사 레지스터(SAR) 아날로그-디지털 변환기(ADC)를 제시한다. 또한 바이어스 누설 문제 없이 스위치드 캐패시터(SC) 레벨 시프팅 바이어스 회로를 구현하기 위해, 음(負) 부스팅 회로를 제안한다. 부스팅 회로는 얇은 산화막 트랜지스터를 사용하더라도 신뢰성 문제 없이 설계되었다. 생의학 시스템 및 CMOS 이미지 센서와 같은 저전력 응용을 위해, 제안된 ADC는 저전력 델타-리드아웃 방법인 스킵 리셋(SR) 기법을 포함한다. 8 오버샘플링과 자체적인 초핑(chopping) 능력을 갖는 전력 절감 SR 기법을 결합하여, 180-nm CMOS 기술로 제작된 프로토타입 SAR ADC는 640-kHz 대역폭(BW)에서 OSR(오버샘플링 비) 8 기준 최대 74.8-dB 신호대 잡음 및 왜곡비(SNDR)와 89.1-dB 스퓨리어스 프리 동적 범위(SFDR)를 달성하였으며, 이로부터 슈라이어( Schrei er) 성능지수(FoM)가 167.3 dB로 계산된다. 칩 면적은 0.192 mm 2 이고, 전력 소모는 180.1 이다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.