RnDCircle Logo
백광현 연구실
중앙대학교 전자전기공학부
백광현 교수
기본 정보
연구 분야
프로젝트
논문
구성원

백광현 연구실

중앙대학교 전자전기공학부 백광현 교수

백광현 연구실은 반도체소자 및 회로 설계를 기반으로 데이터 변환기, 주파수 합성기, PLL/DLL, 센서 인터페이스, 저전력 시스템반도체를 연구하며, 모바일·영상·오디오·차량용 통신·배터리 관리 등 다양한 응용 분야에서 고속·저전력·고신뢰성 혼합신호 집적회로와 SoC 기술을 개발하는 데 주력하고 있다.

대표 연구 분야
연구 영역 전체보기
혼합신호 집적회로와 데이터 변환기 설계 thumbnail
혼합신호 집적회로와 데이터 변환기 설계
연구 성과 추이
표시된 성과는 수집된 데이터 기준으로 산출되며, 일부 차이가 있을 수 있습니다.

5개년 연도별 논문 게재 수

32총합

5개년 연도별 피인용 수

166총합
주요 논문
3
논문 전체보기
1
article
|
인용수 5
·
2024
An Inductance-Variation-Insensitive Buck Converter Using a Dynamic Ramp Compensation With Slope Sensing Technique
Dong-Hyun Shin, Chung-Hee Jang, Young-Kyu Kim, Tony Tae-Hyoung Kim, Sukho Lee, Kwang‐Hyun Baek
IF 4.9 (2024)
IEEE Transactions on Circuits & Systems II Express Briefs
This brief introduces a current-mode DC-DC buck converter that operates without performance degradations, even when the inductance value changes. The proposed circuit can be widely utilized to ensure the stable operation of various systems, as inductor values in PMICs may fluctuate despite being identical components. The proposed Inductance-Variation-Insensitive (IVI) buck converter directly senses the rate of change of inductor current and transmits information about the output voltage and inductance to a dynamic ramp generator. The dynamic ramp generator produces a ramp signal proportionate to the sensed inductor current slope, thereby maintaining a deadbeat state and preventing subharmonic oscillations. This innovative approach enables the converter to function seamlessly across a wide range of output values while maintaining overall stability. The proposed buck converter is fabricated using a 0.18 m 1P6M CMOS process, occupying an active area of 0.82 mm2. Experimental results demonstrate its stable operation over a broad range of output voltages, even in the presence of inductance variations, when compared to conventional fixed-ramp approaches. It exhibits a transient response recovery time of 3.9 s for a load change from 50 mA to 350 mA and 4.7 s for the reverse change, from 350 mA to 50 mA. Furthermore, this work achieves a maximum power efficiency of 90.5%, accompanied by an output ripple of less than 30 mV.
https://doi.org/10.1109/tcsii.2024.3374283
Buck converter
Inductor
Inductance
Ripple
Control theory (sociology)
Voltage
Buck–boost converter
Transient (computer programming)
Compensation (psychology)
Generator (circuit theory)
2
article
|
인용수 3
·
2024
A Reconfigurable Step-Down Switched-Capacitor Power Converter Using Optimized Partial Series-Parallel (OPSP) Topology
Chung-Hee Jang, Dong-Hyun Shin, Young-Kyu Kim, Tony Tae-Hyoung Kim, Sukho Lee, Kwang‐Hyun Baek
IF 4.9 (2024)
IEEE Transactions on Circuits & Systems II Express Briefs
This brief presents a reconfigurable step-down switched-capacitor power converter fabricated using a 180 nm CMOS process for low-power applications. The proposed Optimized Partial Series-Parallel (OPSP) topology aims to achieve an intermediate voltage conversion ratio while more effectively minimizing parasitic capacitor losses. This improvement is realized by eliminating one of the flying capacitors, specially the one responsible for the largest parasitic capacitor voltage swing, distinguishing it from the previously reported Partial Series-Parallel (PSP) topology. Furthermore, the use of NMOS capacitor in conjunction with flying parasitic junction capacitors is also proposed to enhance the capacitor density. This switched-capacitor power converter is capable of delivering a 1.8 V output within an input voltage range spanning from 3.1 V to 4.1 V. Employing the methods outlined in this paper enables the attainment of a peak power conversion efficiency of 83.1% when the load current is 1.8 mA.
https://doi.org/10.1109/tcsii.2024.3354283
Capacitor
Switched capacitor
NMOS logic
Topology (electrical circuits)
Voltage
Electrical engineering
Electronic engineering
Series and parallel circuits
Computer science
Power (physics)
3
article
|
인용수 3
·
2023
A 2.5-GHz Dynamic Performance-Enhanced Nonlinear DAC-Based Direct-Digital Frequency Synthesizer in 65-nm CMOS Process
Dong-Hyun Yoon, Kwang‐Hyun Baek, Tony Tae-Hyoung Kim
IF 4.6 (2023)
IEEE Journal of Solid-State Circuits
Direct-digital frequency synthesizers (DDSs) are highly attractive in wireless communications because of their fast frequency hopping characteristics. Generally, DDSs adopt truncation and thermometer decoding for high-frequency resolution and monotonicity, respectively. However, the truncation causes poor spectral purity due to periodical errors in phase accumulation. Also, the thermometer decoding scheme of digital-to-analog converter (DAC) requires many current sources, which creates large parasitic components and nonlinearity. This article presents several techniques for addressing the above challenges. First, a fixed-weight decoder (FWD) with an auxiliary DAC is proposed to remove the truncation spur in the phase accumulation. Since FWD controls the amplitude regardless of the phase, it removes the periodic errors without significant power increment. Second, the proposed tristate decoding scheme reduces the number of current sources to reduce timing mismatches and capacitances. Finally, a fine current source reusing technique is developed to reduce the number of current sources and power consumption. The proposed DDS was fabricated in a 65-nm CMOS technology. The worst spurious-free dynamic range (SFDR) is 57.35 dBc at 2.5 GHz with a power consumption of 104 mW. The measured figure of merit is 18 124 GHz <inline-formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex-math notation="LaTeX"></tex-math> </inline-formula> 2 <inline-formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex-math notation="LaTeX"></tex-math> </inline-formula> /W.
https://doi.org/10.1109/jssc.2023.3341040
Spurious-free dynamic range
Integral nonlinearity
CMOS
Truncation (statistics)
Differential nonlinearity
Electronic engineering
Decoding methods
dBc
Computer science
Algorithm
최신 정부 과제
40
과제 전체보기
1
2025년 3월-2028년 12월
|1,974,900,000
엣지 경량 전장부품용 10Mbps 이더넷 통신반도체 및 ECU 개발
□ 차량내부에 사용되는 다양한 센서, 제어 및 인포테인먼트 등의 다양한 전장부품을 연결하기 위한 네트워크 기술로서 10Base-T1S 표준 프로토콜을 준수하고, 전장부품 연결을 위한 다양한 외부 인터페이스 및 칩셋 구동을 위한 표준 프로토콜 스택, 변환소프트웨어 등을 개발? 10Base-T1S Analog FE, PCS, MAC 개발? 10Base-T1S ...
통신반도체
10Base-T1S 이더넷
시스템온칩
전자제어장치
차량용 부품
2
2024년 3월-2026년 12월
|2,147,802,000
모바일기기 보드에 내장되는 GaN 단일칩 배터리 충전기 IC 개발
[최종목표]ㅇ모바일용 고속 충전을 위한 GaN SiP IC 개발[1차년도 목표]ㅇPower Delivery MCU IC 설계ㅇMobile Charger 구동을 위한 요구 성능 및 필요기능 분석ㅇCharger 구성에 필요한 IP 설계ㅇ1-Cell Battery Charger 1차 프로토타입 IC 제작ㅇFuel Gauge 알고리즘 및 프로그램 개발 ㅇFue...
전력반도체
충전
마이크로컨트롤러
벅부스트
고속충전 프로토콜
3
2024년 3월-2026년 12월
|178,260,000
액티브 셀 밸런싱이 가능하고 무선 제어를 지원하는 전기자동차용 배터리 관리 반도체 설계 기술 개발
o 액티브 셀 밸런싱이 가능하고 무선 제어를 지원하는 전기자동차용 배터리 관리 반도체 설계 기술 개발[1차년도 목표]o 높은 효율과 신뢰성을 가진 배터리 관리 시스템을 위한 회로 및 시스템 기초 설계[2차년도 목표]o 배터리 관리 시스템을 위한 개별 칩 제작 및 알고리즘 설계[3차년도 목표]o 배터리 관리 시스템을 위한 회로 고도화 및 알고리즘 검증과 최적...
액티브 셀 밸런싱
배터리 관리 시스템
전기자동차
충전 상태
아날로그-디지털 변환기
최신 특허
특허 전체보기
상태출원연도과제명출원번호상세정보
공개2024증폭기의 왜곡 제거 가능한 동적 성능 개선 회로 장치 및 그 방법1020240035199
등록2023정전 용량 변화 감지 장치 및 그 방법1020230017700
거절2021비교기 오프셋 기반 타이밍 스큐 보정을 적용한 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기 및 이를 이용한 비교기 오프셋 기반 타이밍 스큐 보정 방법1020210049028
전체 특허

증폭기의 왜곡 제거 가능한 동적 성능 개선 회로 장치 및 그 방법

상태
공개
출원연도
2024
출원번호
1020240035199

정전 용량 변화 감지 장치 및 그 방법

상태
등록
출원연도
2023
출원번호
1020230017700

비교기 오프셋 기반 타이밍 스큐 보정을 적용한 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기 및 이를 이용한 비교기 오프셋 기반 타이밍 스큐 보정 방법

상태
거절
출원연도
2021
출원번호
1020210049028

주식회사 디써클

대표 장재우,이윤구서울특별시 강남구 역삼로 169, 명우빌딩 2층 (TIPS타운 S2)대표 전화 0507-1312-6417이메일 info@rndcircle.io사업자등록번호 458-87-03380호스팅제공자 구글 클라우드 플랫폼(GCP)

© 2026 RnDcircle. All Rights Reserved.