다양한 SW교육 혁신 (Teaching Innovation) • 벽을 허무는 탈경계형 SW교육 • OSS기반 SW교육 확대 • 온-오프라인 교육(KOCW,MOOC) • 3CP, 6EM, SST 고유모델 운영 • 프로그래밍훈련실 24시간운영 새로운 SW체계 혁신 (University Innovation) • SW전공확대(190명 - > 230명) • 비전공자 SW교육 의무화 (4학점) • 비전공자 SW연계인력 양성(60명) • SW교육-교수평가 실시(SCI급) • SW특기자 전형 선발(10%) 특화된 지역산업 SW융합 (Specialized Innovation) • 산업체 연계 SW프로젝트 필수 • 교과과정혁신위원회 산업체강화산업체 장단기인턴십 필수 • 산업체 참여 융합/몰입식 교육 • 1인1 SW역량 등급인증제 찾아가는 SW가치확산 (Wide-range Outreach) • 개방형 교육콘텐츠 제공 • 협의회에 클러스터허브제공 • 찾아가는 TU-SW Bus 운영 • 고교동아리 연계 SW가치확산 • 지자체 플랫폼 활용 SW확산

3 차년도 주요내용은 아래와 같음. 1. 과목별 오픈소스SW 심화교육 시행 및 Git 기반 학습관리시스템 전면 도입 2. 학부-대학원 연계 심화 R&D 프로그램 확대 3. 졸업생 최소능력보장 프로그램 확대 4. 전교생 대상 계열별 맞춤형 SW 심화교육 시행 5. SW 심화교육을 위한 OCW 개발 및 확대 적용 6. SW융합전공 과정 확대 개설 7. 해외 인턴쉽？현장교육？공동프로젝트 확대, 해외 취업？창업교육 강화 8. 청소년 대상 SW 기초교육 확대

본 과제는 차량의 4대 광각 카메라로 AVM 영상을 만들고, 이를 이용해 LDWS를 60 frame/sec로 실시간 구현하는 ADAS 하드웨어·알고리즘 개발임. 연구 목표는 AVM 영상의 실시간 처리를 위한 하드웨어 가속기 설계와 auto-calibration, 차선 검출 기반 LDWS 구현임. 핵심 내용은 4카메라 파노라마 생성, 왜곡 보정·역 원근 변환·alpha-blending 합성, 충격에도 카메라 틀어짐을 복원하는 auto-calibration 적용, LDWS에서 Gray변환·Edge detection & Thresholding·세선화·clustering·영역 분할·허프변환으로 차선을 찾고 H/W 가속으로 실시간 처리 수행임. 기대 효과는 교통사고 절감, 외부충격에 강한 카메라 활용, SoC 및 IP 사업화와 특허 기반 확장성 확보임.

● 영상처리 IP 개발 - 화질 보정(Digital Image Stabilization) 알고리즘의 S/W IP 개발 - 영상 크기 변환(Image Scaler) 알고리즘의 S/W IP 향상 -> 기존 영상 변환 알고리즘의 2의 배수 스케일러가 아닌 HD, FULL-HD등의 해상도에 맞는 향상된 비디오 스케일러 알고리즘 IP 개발 ● CAN Controller 개발 및 I/F 검증 ● AUTOSAR 플랫폼 환경 구축 ● FlexRay 인터페이스 블록 IC 개발 및 플렛폼 검증 - FlexRay 인터페이스(트랜시버)의 동작원리, 통신 프로토콜 분석, 핵심블록 아날로그 IC 설계 - 상용 FlexRay 인터페이스를 이용한 FlexRay 통신 플랫폼 개발 ● ADAS용 하드웨어 가속기 설계 - 소프트웨어로 실시간 처리가 가능한 부분과 불가능한 부분 분할 - 하드웨어 가속기 구조 설계 - AVM 알고리즘 하드웨어 가속기 설계 - 기계학습 알고리즘 하드웨어 가속기 설계 ● 차선 이탈방지 시스템용 알고리즘에 근거한 하드웨어 IP설계 차량의 차선이탈 방지를 위한 알고리즘에서 부하가 많이 걸리는 연산을 위한 하드 웨어 IP를 개 발한다. 개발 목표는 다음과 같다. - 연산 부하 분석을 통한 소프트웨어/하드웨어 분할 - 하드웨어 가속기 구조 설계 - 개발 알고리즘 개선 및 차선 이탈 경고 알고리즘 추가 (LDW) ● 고속 읽기/쓰기를 지원하는 Toggle NAND Flash 제어기 개발 ● RAID 방식의 Multi-channel/Multi-way NAND Flash 저장장치 설계 ● 비디오 코덱 ASIP Co-processor 개발 ● SIMT Architecture 기반 Multi Core / Multi Thread Stream Processor 설계 - 1차년도에서 개발한 Stream Processor의 병렬성을 향상시키기 위해 Multi Core / Multi Thread 구조로 확장(8Warp / 8Thread) 설계 - Multi Core / Multi Thread 흐름을 제어하기 위한 Arbitration Unit 설계 - Instruction Cache 설계 - Stream Processor의 Control Path와 Data Path 분리 - 50MHz freq. ● SIMT Architecture 기반 Multi Core / Multi Thread Stream Processor OpenCL 컴파일러 개발 - Multi Core / Multi Thread Stream Processor의 병렬성을 활용하기 위해 OpenCL로 구현한 어플리케이션 지원 - C++ 기반의 Open Source 컴파일러 인프라스트럭쳐인 LLVM을 활용한 OpenCL 컴파일러 개발 ● SIMT Architecture 기반 Multi Core / Multi Thread Stream Processor IP 검증 플랫폼 구축 - Virtex-7 FPGA가 탑재된 Test-board를 사용하여 검증 환경 구축 - AXI Bus Interface를 사용하여 각 IP를 연동하며 PCI express를 통해 Demo PC의 CPU를 Host CPU로 연동하여 Multi Core / Multi Thread Stream Processor를 제어 - Host CPU의 제어를 통해 외부메모리인 DDR3 SDRAM에 저장된 명령어 데이터를 Stream Processor가 로드하여 처리하는 구조로 동작을 검증 - 50MHz 동작주파수에서 명령어 단위 동작 검증