이화여자대학교 컴퓨터공학과 심재형 교수
심재형 연구실은 컴퓨터공학과 기반으로 딥러닝 추론의 병목을 연산·메모리·전력 관점에서 분석하고 효율화하는 연구를 수행합니다. DRAM 및 eDRAM 구조를 활용한 in-DRAM 가속, Processing-in-Memory 기반 LoRA 델타 적용, 토큰 스트림과 Top-K 선택을 결합한 아키텍처를 개발합니다. 또한 모델 경량화를 위해 유전 알고리즘 기반 NAS, 분포 보존 양자화, 무감독 도메인 분리 적응을 적용합니다. 장문 추론에서는 KV cache를 구조 보존형 압축으로 개선하고, 증류에서는 어텐션 계층과 임베딩 관계를 보존하는 방법을 연구합니다.
5개년 연도별 논문 게재 수
5개년 연도별 피인용 수
가중치 매트릭스를 이용한 메모리 연산 처리 장치 및 방법
비트 직렬 연산 처리 장치 및 방법
그래프 신경망을 이용하여 하드웨어 구조의 설계를 가속하는 하드웨어 구조 설계 장치 및 하드웨어 구조 설계 방법