이 연구는 이진 및 삼진 신경망(BNNs/TNNs)의 에너지 효율적인 추론을 위한 6T SRAM 기반 아날로그 메모리 내 연산(A-IMC) 매크로를 제시한다. 기존의 A-IMC 아키텍처는 고해상도 아날로그-디지털 변환기(ADC)로 인해 면적과 전력 오버헤드가 상당히 크다는 한계가 있다. 이에 본 연구에서는 1비트 감지 증폭기(SA)에 기반한 ADC-less 연산 방식을 제안하며, 양자화로 인한 성능 저하를 완화하는 새로운 학습 알고리즘을 함께 제공한다. 하드웨어 단순성을 유지하기 위해 소형 6T 비트셀 구조를 채택하고, 효율적인 삼진 입력 인코딩을 위해 이중 워드라인(WLs)을 도입한다. 또한 1비트 부분합(partial sum) 양자화가 존재하는 상황에서도 안정적이고 정확한 기울기 역전파를 가능하게 하는 미분 가능 양자화 대리자(differentiable quantization surrogate)인 임펄스 가우시안 근사(IGA)를 제안한다. 더 나아가, EAT(error-aware training) 방법을 도입하여 실리콘에서 측정한 부분합(PS) 오차 통계를 활용함으로써 학습 단계에서 점진적으로 증가하는 노이즈를 주입하고, 하드웨어로 인한 변동을 효과적으로 보상한다. 65 nm CMOS GP 공정에서 제작된 제안 128 × 128 A-IMC 매크로는 ResNet20을 대상으로 1.2/0.7 V 동작 전압에서 47.06 TOPS/mm2 및 CIFAR10 정확도 86.89%를 달성한다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.