본 논문은 PAM-4 기반의 고속 유선 통신 시스템을 위해 ADC 기반 디지털 등화(digital equalization) 아키텍처를 제안한다. 이 시스템은 32-웨이 시분할 인터리빙(time-interleaved) 7비트 SAR ADC를 포함하고, 이어서 부호-부호 최소 평균제곱(sign-sign least mean square, SS-LMS) 적응을 사용하는 14탭 순방향 피드포워드 등화기(feedforward equalizer, FFE)와 1탭 결정 피드백 등화기(decision feedback equalizer, DFE)를 결합한다. 또한 성능 검증을 위해 연속시간 선형 등화기(continuous-time linear equalizer, CTLE)와 비트 오류율 테스터(bit-error rate tester, BERT)를 포함한다. 제안된 설계는 손실이 큰 채널을 통한 장거리 전송에서 발생하는 어려움을, 부호간 간섭(intersymbol interference, ISI)을 최소화하고 적응 등화를 통해 신호 무결성을 향상시킴으로써 해결한다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.