본 초록은 nMOS 션트 레귤레이터 어레이를 사용하는 전원공급 잡음(PSN) 제어 링형 디지털 제어 발진기(DCO)를 갖춘 디지털 위상고정루프(DPLL)를 간단히 제안한다. 제안된 nMOS 어레이는 PSN을 동적으로 감지하고 경로를 형성하여, 디지털 제어 저항(DCR)을 통해 전달된 PSN이 직접 접지로 흐르도록 한다. 광범위 동작에서 제안된 전원공급 잡음 보상(PNC) 기법을 지원하기 위해, 디지털 루프 필터(DLF)의 출력 비트는 DCR뿐만 아니라 nMOS 어레이의 전체 트랜스컨덕턴스도 제어한다. 전원 감지 증폭기(SSA)는 전원과 nMOS 어레이의 게이트 사이에 배치되어 전원 잡음을 증폭함으로써 전압 헤드룸을 낮추어 DCO가 더 빠르게 동작할 수 있게 한다. 40-nm CMOS 기술로 제작된 프로토타입 DPLL은 1 MHz에서 20-mV_PP 정현파 잡음 조건에서 rms 지터 1.27 ps를 보이며, 레귤레이터 없이 측정한 rms 지터는 3.26 ps이다. DPLL의 총 전력 소모와 면적 점유는 각각 13.5 mW와 0.066 mm²이다. 제안된 PNC 방식은 총 전력 및 면적에 대해 각각 1.90 mW와 0.0017 mm²만을 추가하며, 이는 각각 총량의 14.1%와 2.8%에 해당한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.