VLSI 설계 연구실
건국대학교 전기전자공학부
조용범 교수
Memory System for AI Chip
FPGA RTL Generation
HEVC Decoder
홈
VLSI 설계 연구실
전기전자공학부
조용범
VLSI 설계 연구실은 전기전자공학부 소속으로, 주로 고성능 VLSI 설계 및 최적화 기술을 연구하고 있습니다. 최근 3년간 연구실은 컨볼루션 신경망 모델 압축, 이종 임베디드 클러스터 시스템을 위한 병렬 멀티뷰 HEVC 디코더, FPGA를 위한 자동 RTL 생성 도구, AI 칩을 위한 간단하고 효과적인 메모리 시스템 구현 등 다양한 프로젝트를 수행해왔습니다. 이러한 연구 결과는 다수의 논문과 학회 발표를 통해 인정받고 있으며, 특히 FPGA RTL 생성 도구 개발 분야에서 높은 연구 성과를 거두고 있습니다. 연구실은 산업계와의 협력을 통해 실질적인 응용 가능성을 높이고 있으며, 지속적인 연구 개발을 통해 전기전자공학 분야의 발전에 기여하고 있습니다.
Memory System for AI Chip
FPGA RTL Generation
HEVC Decoder
대표 연구 분야
연구 영역 전체보기
소프트웨어-하드웨어 공동 설계를 위한 컨볼루션 신경망 모델 압축 방법
소프트웨어와 하드웨어의 효율적인 동작을 위해 컨볼루션 신경망 모델을 압축하는 방법을 연구합니다. 이 연구는 인공지능 칩이 신경망 모델을 더 빠르고 효율적으로 처리할 수 있도록 하드웨어와 소프트웨어 간의 최적화를 목표로 합니다. 이를 통해 AI 칩의 성능을 극대화하고 전력 소모를 줄이며, 다양한 실시간 응용 프로그램에서 사용할 수 있는 솔루션을 제공합니다. 이 연구는 특히 딥러닝 기반의 영상 처리, 음성 인식 등에서 매우 유용할 것입니다.
주요 논문
33
발행물 전체보기
1
Convolutional Neural Network Model Compression Method for Software―Hardware Co-Design
Information (Switzerland), 2022
2
Parallel multi-view HEVC for heterogeneously embedded cluster system
PARALLEL COMPUTING, 2022
3
Automatic RTL Generation Tool of FPGAs for DNNs
ELECTRONICS, 2022