VLSI 설계 연구실은 전기전자공학부 소속으로, 주로 고성능 VLSI 설계 및 최적화 기술을 연구하고 있습니다. 최근 3년간 연구실은 컨볼루션 신경망 모델 압축, 이종 임베디드 클러스터 시스템을 위한 병렬 멀티뷰 HEVC 디코더, FPGA를 위한 자동 RTL 생성 도구, AI 칩을 위한 간단하고 효과적인 메모리 시스템 구현 등 다양한 프로젝트를 수행해왔습니다. 이러한 연구 결과는 다수의 논문과 학회 발표를 통해 인정받고 있으며, 특히 FPGA RTL 생성 도구 개발 분야에서 높은 연구 성과를 거두고 있습니다. 연구실은 산업계와의 협력을 통해 실질적인 응용 가능성을 높이고 있으며, 지속적인 연구 개발을 통해 전기전자공학 분야의 발전에 기여하고 있습니다.