본 연구 주제는 HfO2 및 Hf-Zr-O(HZO) 계열 박막에서 나타나는 강유전성·반강유전성을 이해하고, 이를 반도체 공정에 적합한 기능성 전자세라믹스로 구현하는 데 초점을 둔다. 특히 기존 강유전체와 달리 CMOS 공정과의 호환성이 높은 하프니아계 산화물은 차세대 비휘발성 메모리, 저전력 스위칭 소자, 에너지 변환 소자의 핵심 재료로 주목받고 있다. 연구실은 조성, 도펀트, 두께, 열처리 조건, 결정상 분율 등 재료 변수들이 분극 특성과 상안정성에 미치는 영향을 체계적으로 분석한다. 세부적으로는 플루오라이트 구조 산화물에서 강유전상이 어떻게 형성되는지, 그리고 반강유전성과의 경계가 어떤 미세구조적·열역학적 요인으로 결정되는지를 규명한다. 이를 위해 원자층증착(ALD) 기반 박막 제조, 도핑 설계, 나노라미네이트 및 인공초격자 구조 형성, 잔류응력 제어, 산소 공공 제어 등의 방법론을 활용한다. 또한 온도 의존성, 전기장 인가 이력, wake-up 현상, 피로 특성, 분극 반전 동역학 등 실제 소자 동작에서 중요한 현상들을 재료 관점에서 해석한다. 이 연구는 단순한 물성 탐색을 넘어, 저전압 구동과 고신뢰성을 동시에 만족하는 차세대 반도체용 강유전체 플랫폼을 구축하는 데 의의가 있다. 초박막에서도 안정적인 분극을 유지하는 소재를 확보하면 FeRAM, FeFET, 터널 접합, 초전·전기열량 소자 등으로의 확장이 가능해진다. 결과적으로 본 주제는 하프니아 기반 강유전체를 미래 반도체 산업의 표준 기능성 유전체로 정착시키기 위한 기초와 응용을 함께 다루는 핵심 연구 축이라고 할 수 있다.

본 연구 주제는 하프니아 기반 강유전체 박막의 특성이 박막 자체뿐 아니라 전극, 계면층, 잔류응력, 산소 이동과 같은 주변 환경에 의해 크게 달라진다는 점에 주목한다. 특히 초박막 영역에서는 전극 재료의 선택, 계면 산화막의 존재, 텍스처 형성, 열팽창 계수 차이에 따른 응력 등이 강유전상의 안정성과 분극 크기를 결정하는 핵심 인자로 작용한다. 연구실은 이러한 외부 인자들을 정밀하게 제어하여 강유전성을 증대시키고, wake-up 및 신뢰성 문제를 완화하는 공정 전략을 제안한다. 구체적으로는 TiN, Mo, W, Ru 계열 전극과 플라즈마 처리, 희생층 도입, 산소 스캐빈징 효과, 계면 결함 저감, 텍스처 유도, 도펀트 위치 제어 등을 통해 전기적·구조적 특성을 개선한다. 또한 하부기판 종류와 박막 두께에 따라 유도되는 응력 효과를 분석하여, 어떤 조건에서 정방정계·사방정계·단사정계와 같은 상 분포가 변화하고 결과적으로 강유전성 또는 반강유전성이 최적화되는지를 밝힌다. 이러한 연구는 소재화학과 소자물리의 경계를 잇는 정밀한 계면 설계 연구로 볼 수 있다. 이 접근은 저전압 동작, 초박막화, BEOL 호환성, 내구성 향상 등 실제 반도체 적용에서 필수적인 성능 확보로 이어진다. 계면·전극 엔지니어링이 성공하면 동일한 재료계에서도 훨씬 큰 잔류분극, 낮은 누설전류, 우수한 endurance, 안정적인 스위칭을 달성할 수 있다. 따라서 본 연구는 하프니아 기반 강유전체를 실험실 수준의 흥미로운 현상에서 산업 적용 가능한 고성능 소자로 전환하는 핵심 기술 기반을 제공한다.

본 연구 주제는 강유전체 및 저항변화 소재를 활용하여 차세대 메모리와 연산 융합형 반도체를 구현하는 데 초점을 둔다. 연구실은 FeFET, FeRAM, FeCAP, RRAM, 멤리스터, 셀렉터 온리 메모리 등 다양한 신소자를 대상으로, 고집적·저전력·고속 동작이 가능한 메모리 어레이 및 연산 구조를 개발하고 있다. 특히 하프니아 기반 강유전체는 CMOS 공정과의 높은 호환성을 바탕으로 기존 실리콘 기술 위에 직접 통합될 수 있어, 차세대 지능형 반도체 플랫폼의 핵심 후보로 평가된다. 응용 측면에서는 PIM(Processing-In-Memory), CIM(Computing-In-Memory), 뉴로모픽 컴퓨팅, 스파이킹 신경망, 3차원 모노리식 집적, MPW 검증 플랫폼, 통합 PDK 개발 등 시스템 수준의 확장 연구가 활발히 이루어진다. 연구실은 단위 소자 물성에 머무르지 않고, 어레이 구동, 선택소자 결합, CMOS 혼합 집적, 저전류 자가정류 특성, 트랜지스터리스 1-커패시터 셀 로직 등 회로 친화적 구조를 함께 탐색한다. 이는 소재-공정-소자-회로-아키텍처를 연결하는 전주기 연구라는 점에서 큰 강점을 가진다. 이 연구의 궁극적인 목표는 데이터 저장과 연산을 분리하던 기존 폰노이만 구조의 한계를 극복하고, 에너지 효율이 높은 지능형 하드웨어를 구현하는 것이다. 강유전체 기반 소자는 낮은 구동전압, 비휘발성, 빠른 스위칭, 높은 적층 가능성을 바탕으로 AI 반도체, 센서 내 연산, 자율주행, 엣지 컴퓨팅 등 다양한 분야로 확장될 수 있다. 따라서 본 주제는 기능성 전자재료 연구를 실제 미래 컴퓨팅 플랫폼으로 연결하는 응용 중심의 핵심 축이라 할 수 있다.