본 과제는 멀티채널 카메라에 쓰는 Multi-ISP IP를 ANN과 결합해 자동 튜닝·신뢰성 검증까지 수행함. 상용화 Promotion B/D와 고객 배포 문서까지 제작하는 영상처리 IP 개발 연구임. 연구목표는 ANN 적용 Multi-ISP IP 상용화, NN 상용화를 위한 최적화 설계 및 다양한 환경 신뢰성 검증, 자동 카메라 켈리브레이션 S/W 개발 완료 및 배포임. 연구내용은 Promotion B/D IP 구현·검증, H/W IP 최적화 및 수정 보완, ISP 튜닝 S/W Program 제작, 최종 성능 측정·IP 신뢰성 테스트, 고객사 중심 ISP IP Promotion, 특정 응용영역 성능 및 NN 신뢰성 테스트, 오토 카메라 캘리브레이션 S/W 구현·평가임. 기대효과는 영상 화질 및 인식 고도화, 영상처리 IP 국산화 기반 비용 절감 및 수입 대체, 다양한 산업의 AI 영상인식 접목과 시장 활성화, 비메모리 반도체 경쟁력 및 신규 고용창출 기대됨.

본 과제는 UHD급 3D 영상용 depth map을 빠르게 압축하기 위한 3D-HEVC(깊이 영상 부호화) 하드웨어 가속기 설계를 연구함. 연구 목표는 3D-HEVC 압축 표준을 지원하면서 UHD급 3D 영상을 최소 30프레임 이상 실시간 처리하는 깊이 영상 부호화기 가속기 확보에 있음. 연구 내용은 HTM 분석을 통해 상세 스펙과 파이프라인을 정하고, DMM1(wedgelet), DMM4(contour), Transform, Quantization, Intra prediction, SDC(DLT), VSO를 고려한 RD-cost 연산을 DMM1~통합 블록으로 설계한 뒤 시뮬레이션과 FPGA로 검증함. 기대 효과는 3D 장비·서비스 산업의 핵심 IP 활용 및 학술·산업적 파급효과 확보에 있음.

본 과제는 여러 영상 표준으로 압축된 영상을 TV나 모바일 기기에서 끊김 없이 재생하기 위해 다양한 규격을 한 번에 처리하는 멀티 복호기 기술을 개발하는 연구임. 연구 목표는 H.264, MPEG4, VC1, HEVC의 복호화 기능을 모두 통합한 구조를 마련하고 이를 4K UHD 영상에 대응하도록 설계하는 데 있음. 핵심 연구 내용은 각 표준의 알고리즘과 회로 구조를 분석해 역 양자화, 변환, 화면 내 예측, 움직임 보상 등 핵심 IP를 통합 구조에 맞게 구현하고 FPGA 기반 검증 환경을 구축하는 것임. 기대 효과는 연산과 저장 공간의 효율적 공유를 통한 회로 면적 감소, 원가 절감, 가격 경쟁력 확보 등이 있으며 이를 통해 국내 영상 및 반도체 산업 발전에 기여함.

본 과제는 RFID 태그, 스마트카드, USB 플래시 메모리 등에서 쓰는 암복호화를 더 작고 빠르게 처리하기 위한 암복호화 회로 개발 연구임. 연구목표는 참여기업의 기존 암복호화 회로를 개선하고 효율적인 회로 구조를 연구해 저면적·고성능 암복호화 회로를 다양한 애플리케이션에 적용 가능하도록 개발하는 데 있음. 핵심 연구내용은 국내외 암복호화 알고리즘 조사, 저면적 및 고성능 암복호화 회로 구조 설계, 검증 환경 구축 및 기술 활용·사업화 방안 모색임. 기대효과는 암복호화 SoC로 단일 칩 구현을 통한 비용 절감, 원가 절감 및 핵심 부품 국산화를 통한 경쟁 대응, 보안 기능 적용 시장 확대임