평판 트랜지스터의 일함수 분산 결정 장치 및 방법

Notch-less six-transistor Static-Random-Access-Memory (6-T SRAM) Cell Design

Novel six-transistor Static-Random-Access-Memory (6-T SRAM) Cell Design for high manufacturability and robustness to failure

Programmable and Revivable Static-Random-Access-Memory (6-T SRAM) Cell Design at 20nm technology node and beyond, with high manufacturability

로우 해머 현상을 완화할 수 있는 반도체 메모리 장치

NEGATIVE CAPACITANCE FINFET DEVICE AND MANUFACTURING METHOD OF THE SAME

테이퍼 형상의 빔을 가진 릴레이 소자의 제조 방법 및 테이퍼 형상의 빔을 가진 렐레이 소자

네거티브 캐패시턴스 반도체 소자에 대한 특성 분석 방법 및 네거티브 캐패시턴스 반도체 소자를 포함하는 전기 회로를 시뮬레이션하는 방법

3차원 반도체 소자의 측벽에서의 라인 에지 러프니스(Line Edge Roughness)에 대한 분석 방법 및 장치(METHOD FOR ANALYZING LINE EDGE ROUGHNESS FOR THREE-DIMENTIONAL SEMICONDUCTOR DEVICE)

LER에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치 및 결정 방법(APPARATUS AND METHOD FOR DETERMINING DESIGN PARAMETER CAPABLE OF MINIMIZING RANDOM VARIATION BY LINE EDGE ROUGHNESS)