조경주 연구실은 전자공학과를 기반으로 VLSI 설계, 저전력 및 고효율 디지털 신호처리 하드웨어 개발에 특화된 연구를 수행하고 있습니다. 본 연구실은 특히 곱셈기, 제곱기, FFT/IFFT 프로세서 등 디지털 연산 블록의 구조 최적화와 하드웨어 자원 절감에 중점을 두고 있습니다. 이러한 연구는 디지털 신호처리, 영상처리, 통신 시스템 등 다양한 첨단 응용 분야에서 요구되는 고성능, 저전력, 소형화된 시스템 구현에 필수적인 역할을 하고 있습니다. 연구실의 주요 연구 분야 중 하나는 고정길이 곱셈기 및 Booth 알고리즘을 활용한 저오차, 저면적 곱셈기 구조 개발입니다. 근사 컴퓨팅 기법을 적용하여 오차 복원력이 필요한 영상처리, 패턴인식, 기계학습 등에서 에너지 효율적인 하드웨어를 구현하고 있습니다. 실제로, 제안된 곱셈기 구조는 기존 대비 하드웨어 면적과 전력 소모를 크게 줄이면서도 연산 정확도를 유지하는 성과를 거두고 있습니다. 또 다른 핵심 연구 분야는 OFDM 기반 통신 시스템을 위한 FFT/IFFT 프로세서의 메모리 효율화 및 하드웨어 최적화입니다. 입력 신호의 워드길이 감소, 파이프라인 구조의 효율적 설계, 비트리버설 메모리 최적화 등 다양한 기법을 통해, 대용량 데이터 처리와 고속 신호 변환이 요구되는 환경에서 시스템 성능을 극대화하고 있습니다. 이러한 연구는 WiFi, 5G, WiMAX, UWB 등 차세대 통신 시스템뿐만 아니라, 영상 및 생체 신호처리 등 다양한 분야에 적용되고 있습니다. 연구실은 FPGA 및 ASIC 환경에서의 실제 합성 및 시뮬레이션을 통해 제안된 구조의 성능을 검증하고, 국내외 학술지 및 특허를 통해 그 우수성을 인정받고 있습니다. 또한, 산학협력 프로젝트와 다양한 산업체와의 공동연구를 통해 실용적인 하드웨어 솔루션을 개발하고, 산업 현장에 적용하는 데에도 적극적으로 참여하고 있습니다. 앞으로도 조경주 연구실은 고성능, 저전력, 저오차 디지털 연산 블록의 설계와 최적화, 그리고 차세대 통신 및 신호처리 시스템을 위한 혁신적인 하드웨어 기술 개발에 매진할 계획입니다. 이를 통해 전자공학 분야의 학문적 발전과 산업적 응용에 기여하는 연구실로 성장해 나갈 것입니다.