CHIPER(CHIP+er) Laboratory
가천대학교 시스템반도체학과
계찬호 교수
high-performance analog circuits
mixed-signal circuits
CMOS technology
high-speed serial link
data converters
홈
CHIPER(CHIP+er) Laboratory
시스템반도체학과
계찬호
CHIPER 연구실은 고속 직렬 링크, 클럭 생성, 데이터 변환기, 프로세스 인-메모리 컴퓨팅, 바이오메디컬 회로와 같은 다양한 연구 주제를 다룹니다. 최근 3년간, 연구실은 고속 메모리 테스터용 SerDes, 고성능 PLL, 고속 SAR ADC 등에서 혁신적인 연구 성과를 발표하였습니다. 특히, 고속 SAR ADC 분야에서의 연구는 높은 평가를 받고 있으며, 여러 국제 학술지와 컨퍼런스에서 다수의 논문을 발표하였습니다. 또한, 연구실은 여러 특허를 보유하고 있으며, 산업계와의 협력을 통해 실질적인 응용 연구를 진행하고 있습니다.
high-performance analog circuits
mixed-signal circuits
CMOS technology
high-speed serial link
data converters
next-generation computing platforms
아날로그 및 혼성신호 반도체 집적회로 설계
대표 연구 분야
연구 영역 전체보기
주요 논문
3
발행물 전체보기
1
A 48-Gb/s PAM-4 Transceiver with Transition Boosting and RLM Calibration for Next-Generation Memory Interface Testing
Chan-Ho Kye, Daeho Yun, Jeonghyeon Han, Minsu Park, Kahyun Kim, Kyungmin Baek, Eonhui Lee, Woo-Seok Choi, Deog-Kyoon Jeong, Jooyeol Rhee
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2025.12
2
Design Methodology for Compact Single-Channel 3-Stage Capacitor-Array-Assisted Charge-Injection DAC-Based SAR ADC
Chan‐Ho Kye, Yu-Jin Byeon, Kyojin Choo, Min-Seong Choo
IEEE Transactions on Circuits and Systems I Regular Papers, 2024
3
A 22-Gb/s 0.95-pJ/b Energy-Efficient Voltage-Mode Transmitter With Time-Based Feedforward Equalization in a 28-nm CMOS
Chan‐Ho Kye, Han-Gon Ko, Jinhyung Lee, Deog‐Kyoon Jeong
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2020