MCS LAB
스마트ICT융합공학과 이원영
MCS LAB(멀티미디어 회로 및 시스템 연구실)은 첨단 반도체 회로 설계와 시스템 개발을 선도하는 연구실로, 고속 인터페이스, 저전력 회로, 신호 무결성 향상 등 다양한 분야에서 활발한 연구를 수행하고 있습니다. 본 연구실은 모바일 메모리, 디스플레이, 자동차 전장 등 실생활과 밀접한 응용 분야에 적용 가능한 고성능 회로 기술을 개발하고 있으며, 산업체와의 협업을 통해 실용적이고 혁신적인 솔루션을 제시하고 있습니다.
특히, 고속 데이터 전송을 위한 인터페이스 회로 설계, 클록 및 데이터 복구(CDR), 위상-지연 고정 루프(PLL, DLL), 스프레드 스펙트럼 클록 생성기 등 첨단 회로 기술을 집중적으로 연구합니다. 이를 통해 모바일, 디스플레이, 자동차 통신 등 다양한 환경에서 요구되는 고신뢰성, 저전력, 고성능 회로를 구현하고 있습니다. 또한, 신호 무결성 향상과 전자기 간섭(EMI) 저감 등 시스템의 안정성과 효율성을 높이기 위한 다양한 기술도 개발하고 있습니다.
저전력 및 전력 최적화 회로 기술은 본 연구실의 또 다른 핵심 연구 분야입니다. 슬립 모드가 가능한 빠른 락킹 PLL, 전압 유지 회로, 듀얼 루프 저역 통과 필터를 활용한 듀티 사이클 보정기 등 혁신적인 저전력 회로 구조를 연구하며, 파워 게이팅, 전압 스케일링, 클록 게이팅 등 시스템 수준의 전력 관리 기법도 적극적으로 도입하고 있습니다. 이러한 연구는 모바일, IoT, 웨어러블, 자동차 등 에너지 효율이 중요한 다양한 분야에서 실질적인 성과로 이어지고 있습니다.
클록 및 데이터 복구와 신호 무결성 향상 연구는 고속 데이터 통신, 메모리, 디스플레이, 자동차 전장 등 다양한 산업 분야에서 요구되는 고신뢰성, 고성능 시스템 구현에 필수적인 기반 기술을 제공합니다. 본 연구실은 적응형 이퀄라이저, 저잡음 DLL, 듀얼 도메인 비교기 등 다양한 회로 및 시스템 구조를 개발하여 신호 왜곡, 잡음, EMI 문제를 효과적으로 해결하고 있습니다.
MCS LAB은 국내외 유수 학술대회 및 저명 학술지에 다수의 논문을 발표하며, 관련 특허 출원과 기술 이전을 통해 산업계와의 연계도 활발히 이루어지고 있습니다. 앞으로도 차세대 반도체 및 시스템온칩(SoC) 설계 분야에서 혁신적인 연구를 지속하여, 글로벌 경쟁력을 갖춘 연구실로 성장해 나갈 것입니다.
SAR ADC
Low Jitter Circuit Design
DRAM Interface
고속 인터페이스 회로 설계
고속 인터페이스 회로 설계는 현대 전자 시스템에서 데이터 전송 속도와 신뢰성을 극대화하기 위한 핵심 기술입니다. 본 연구실에서는 모바일 메모리, 디스플레이 기기, 자동차 통신 등 다양한 응용 분야에 적합한 고속 입출력 회로를 개발하고 있습니다. 특히, 모바일 환경에서의 저전력, 고신뢰성 데이터 전송을 위해 다양한 회로 구조와 신호 처리 기법을 연구하고 있습니다.
이러한 연구는 클록 및 데이터 복구(Clock and Data Recovery, CDR), 위상-지연 고정 루프(PLL, DLL), 스프레드 스펙트럼 클록 생성기 등 첨단 회로 기술을 포함합니다. 또한, 소스 동기화 신호 처리, 저전압 스윙 터미네이티드 로직(LVSTL) 송수신기, 적응형 이퀄라이저 등 다양한 신호 무결성 향상 기법을 적용하여 고속 데이터 전송 환경에서의 신뢰성을 높이고 있습니다.
본 연구실의 고속 인터페이스 회로 설계 연구는 차세대 반도체, 디스플레이, 자동차 전장 시스템 등 다양한 산업 분야에 적용될 수 있으며, 실제 산업체와의 협업을 통해 실용적인 회로 솔루션을 지속적으로 개발하고 있습니다. 이를 통해 국내외 학술대회 및 저명 학술지에 다수의 논문을 발표하고, 관련 분야의 기술 발전에 기여하고 있습니다.
저전력 및 전력 최적화 회로 기술
저전력 및 전력 최적화 회로 기술은 모바일 및 임베디드 시스템, IoT, 웨어러블 기기 등 에너지 효율이 중요한 응용 분야에서 필수적인 연구 주제입니다. 본 연구실에서는 회로의 동작 속도를 유지하면서도 소비 전력을 최소화할 수 있는 다양한 설계 기법을 개발하고 있습니다. 예를 들어, 슬립 모드가 가능한 빠른 락킹 위상-고정 루프(PLL), 전압 유지 회로, 듀얼 루프 저역 통과 필터를 활용한 듀티 사이클 보정기 등 혁신적인 저전력 회로 구조를 연구합니다.
이와 함께, 전력 소모를 줄이기 위한 파워 게이팅, 전압 스케일링, 클록 게이팅 등 시스템 수준의 전력 관리 기법도 적극적으로 도입하고 있습니다. 이러한 기술들은 고속 동작과 저전력 특성을 동시에 요구하는 차세대 반도체 및 시스템온칩(SoC) 설계에 매우 중요한 역할을 합니다. 또한, 전력 최적화와 신호 무결성 유지라는 두 가지 목표를 동시에 달성하기 위한 회로 및 시스템 아키텍처 연구도 병행하고 있습니다.
본 연구실의 저전력 및 전력 최적화 회로 기술 연구는 실제 산업 현장에서 요구되는 고성능, 저전력 솔루션을 제공함으로써, 모바일, 자동차, IoT 등 다양한 분야에서의 경쟁력 확보에 기여하고 있습니다. 또한, 관련 특허 출원과 기술 이전을 통해 산업계와의 연계도 활발히 이루어지고 있습니다.
클록 및 데이터 복구와 신호 무결성 향상
클록 및 데이터 복구(Clock and Data Recovery, CDR)는 고속 데이터 전송 시스템에서 데이터와 클록 신호의 동기화를 보장하는 핵심 기술입니다. 본 연구실에서는 다양한 환경(예: 임베디드 디스플레이, DRAM 인터페이스, 자동차 통신 등)에서 동작 가능한 CDR 회로와 신호 무결성 향상 기법을 집중적으로 연구하고 있습니다. 특히, 빠른 주파수 획득, 저지터 특성, 적응형 대역폭 조절 등 첨단 기술을 적용하여 고신뢰성 데이터 전송을 실현하고 있습니다.
이와 더불어, 신호 무결성을 높이기 위한 이퀄라이저, 스프레드 스펙트럼 클록, 저잡음 지연-고정 루프, 듀얼 도메인 비교기 등 다양한 회로 및 시스템 구조를 개발하고 있습니다. 이러한 기술들은 고속 인터페이스 환경에서 발생할 수 있는 신호 왜곡, 잡음, EMI(전자기 간섭) 문제를 효과적으로 해결하는 데 중점을 두고 있습니다. 또한, 극한 온도 환경에서도 안정적으로 동작하는 robust I/O 회로, EMI 저감 회로 등 자동차 및 산업용 응용 분야에도 적용되고 있습니다.
본 연구실의 클록 및 데이터 복구, 신호 무결성 향상 연구는 차세대 고속 데이터 통신, 메모리, 디스플레이, 자동차 전장 등 다양한 산업 분야에서 요구되는 고신뢰성, 고성능 시스템 구현에 필수적인 기반 기술을 제공하고 있습니다. 이를 통해 국내외 학계 및 산업계에서 높은 평가를 받고 있습니다.
1
A 1.62-8.1-Gb/s Single-loop Referenceless CDR with Fast Frequency Acquisition Technique for Embedded DisplayPort
Hyun-Bin Lee
IEEE Transactions on Circuits and Systems - II: Express Briefs, 2025
2
A 25 Gb/s Energy-Efficient PAM-4 Receiver Utilizing a Pulse Amplitude Comparator and Modified Summation Method
Young-Min Lee
IEEE Transactions on Circuits and Systems-I : Regular Papers, 2025
3
An All-Digital Dual-Mode Clock and Data Recovery Circuit for Human Body Communication Systems
Yoon Heo
Electronics, 2024
2
'17년 고용계약형 SW석사과정 지원사업
3
'14년 고용계약형 SW석사과정 지원사업