본 과제는 머신러닝/딥러닝 추론에 최적화된 맞춤형 H/W-S/W 통합 SoC/NoC, 특히 뉴럴넷용 전용 프로세서·하드웨어 가속기·맞춤형 메모리·on-chip network(OCN)를 설계하는 연구임. 연구목표는 dataflow에 맞춰 재구성 가능한 아키텍처의 가속기를 구현하고 S/W 최적화 기법·설계공간 탐색을 수행해 heterogeneous SoC를 완성하는 데 있음. 핵심 연구내용은 pre-RTL cycle-accurate 통합 시뮬레이터 및 customized ISA/ASIP, S/W-H/W controlled cache·pipelined DMA, 뉴럴넷/머신러닝용 온칩 인터커넥트, dual-core/multicore 확장, domain-specific inference accelerator의 tiling·data reuse·dataflow·zero 처리/압축 기법 적용임. 기대효과는 다양한 산업의 AI 응용에 소형·저전력 성능을 제공하고 관련 인재를 양성하는 파급효과로 나타남.

본 과제는 IoT에서 중요해지는 Wi-Fi의 MAC 계층을 SoC로 구현하기 위한 연구임. 하드웨어를 많이 만들던 방식에서 S/W를 늘려 비용을 낮추고 유연성(flexibility)을 확보하는 구성이 목표임. 연구 목표는 차세대 Wi-Fi MAC을 만족하는 H/W-S/W 통합 MAC SoC를 설계하고, 범용 프로세서 대신 ASIP를 내장하는 구조를 만드는 것임. 연구내용은 1차년도 802.11ac MAC 요구조건 프로토타이핑과 ASIP 설계, 2차년도 11e MAC SoC 블록을 11ac S/W로 전환하며 아키텍처 수정, 3차년도 성능 검증과 MAC-PHY 통합 평가 및 범용 프로세서 대비 비교 수행임. 기대효과는 국내 Wi-Fi용 SoC 일부 국산화 및 중소기업 공급, 국내 기술 지원 용이, 전문인력 양성임.