DATES Lab
시스템반도체공학과
양준성
DATES 연구실은 지능형 시스템의 아키텍처 및 설계 이슈, 메모리 아키텍처, 신뢰성 및 내결함성 컴퓨팅, 하드웨어 보안, 그리고 VLSI/SoC 시스템 및 신흥 기술을 위한 컴퓨터 지원 설계 분야를 선도적으로 연구하고 있습니다. 본 연구실은 첨단 인공지능 및 딥러닝 기술이 하드웨어에 적용되는 시대적 변화에 발맞추어, 차세대 지능형 시스템의 설계와 구현을 위한 혁신적인 방법론을 개발하고 있습니다.
특히, 딥러닝 및 빅데이터 시스템의 고성능·저전력 처리를 위한 메모리 아키텍처 연구에 집중하고 있으며, DRAM, PCM, ReRAM 등 다양한 메모리 소자의 특성을 분석하고, 신경망 가속기 및 대규모 데이터 처리 시스템에 최적화된 구조를 설계합니다. 또한, 에러 정정 코드(ECC), 오류 복원 기술, 메모리 접근 최적화 등 신뢰성 향상을 위한 다양한 기술을 개발하여, 실제 산업 현장에 적용 가능한 솔루션을 제시하고 있습니다.
신뢰성 및 오류 복원 설계 분야에서는, 반도체 공정의 미세화와 복잡한 시스템 통합으로 인한 다양한 오류 발생 요인에 대응하기 위한 내결함성 설계, 오류 검출 및 정정 기술, 그리고 프로세스 변동에 강인한 회로 구조 개발에 주력하고 있습니다. 이러한 연구는 자율주행, IoT, 의료기기 등 신뢰성이 중요한 응용 분야에서의 활용도가 매우 높습니다.
하드웨어 보안 분야에서는, PUF(Physical Unclonable Function) 기반의 보안 기술, IoT 및 자율주행차를 위한 경량 보안 아키텍처, 그리고 최신 사이버 공격 대응 기술 등을 연구하고 있습니다. 이를 통해 미래 스마트 사회의 안전한 인프라 구축에 기여하고 있습니다.
DATES 연구실은 국내외 유수 학술지 및 학회에서 활발히 연구 성과를 발표하고 있으며, 삼성전자, SK하이닉스 등 주요 반도체 기업과의 산학 협력을 통해 실제 산업 현장에 연구 결과를 적용하고 있습니다. 앞으로도 DATES 연구실은 지능형 시스템 및 반도체 설계 분야에서 세계적인 연구 역량을 지속적으로 강화해 나갈 것입니다.
Deep Neural Networks
Phase Change Memory
Energy Efficiency
지능형 시스템을 위한 설계 방법론
지능형 시스템의 발전과 함께, 기존의 설계 방법론은 새로운 도전에 직면하고 있습니다. 특히 딥러닝과 같은 첨단 인공지능 기술이 하드웨어에 직접적으로 적용되면서, 시스템 설계 단계에서의 복잡성과 요구사항이 크게 증가하고 있습니다. DATES 연구실은 이러한 변화에 대응하기 위해, 지능형 시스템에 특화된 최신 설계 방법론을 연구하고 있습니다.
본 연구실에서는 딥러닝 기반의 하드웨어 가속기 설계, 효율적인 데이터 흐름 관리, 그리고 시스템 전체의 최적화를 위한 다양한 방법론을 개발하고 있습니다. 예를 들어, 대규모 신경망 연산을 위한 맞춤형 아키텍처 설계, 연산 효율성과 에너지 절감을 동시에 달성할 수 있는 회로 구조, 그리고 신뢰성 높은 시스템 운용을 위한 설계 자동화 기법 등이 주요 연구 주제입니다. 또한, VLSI/SoC 시스템 및 신흥 기술을 위한 컴퓨터 지원 설계(EDA) 분야에서도 활발한 연구를 수행하고 있습니다.
이러한 연구는 차세대 인공지능 하드웨어의 성능과 신뢰성을 극대화하는 데 중요한 역할을 하며, 실제 산업 현장에서의 적용 가능성도 높습니다. DATES 연구실의 설계 방법론 연구는 학계뿐만 아니라 반도체 및 IT 산업 전반에 걸쳐 큰 파급 효과를 기대할 수 있습니다.
딥러닝 및 빅데이터 시스템을 위한 메모리 아키텍처
딥러닝과 빅데이터 시스템의 급속한 발전은 메모리 아키텍처에 대한 새로운 요구를 불러일으키고 있습니다. 대용량 데이터 처리, 높은 연산 속도, 낮은 전력 소모, 그리고 넓은 대역폭 등 다양한 측면에서 기존 메모리 구조의 한계를 극복해야 합니다. DATES 연구실은 이러한 요구에 부응하기 위해, 차세대 메모리 아키텍처 및 관련 기술을 심도 있게 연구하고 있습니다.
연구실에서는 기존의 DRAM, PCM(Phase Change Memory), ReRAM 등 다양한 메모리 소자의 특성을 분석하고, 딥러닝 연산에 최적화된 메모리 계층 구조를 설계합니다. 또한, 에러 정정 코드(ECC) 및 오류 복원 기술, 메모리 접근 패턴 최적화, 전력 효율화 기법 등도 주요 연구 주제입니다. 최근에는 LPDDR, 3D-Stacked Memory, Selector-Only Memory 등 신기술을 활용한 시스템 설계와, 메모리 기반 신경망 가속기 개발에도 집중하고 있습니다.
이러한 연구는 대규모 인공지능 모델의 실시간 처리, 에너지 효율적인 데이터 센터 구축, 그리고 차세대 컴퓨팅 시스템의 신뢰성 향상에 크게 기여할 수 있습니다. DATES 연구실의 메모리 아키텍처 연구는 미래 지능형 시스템의 핵심 인프라를 선도하는 데 중요한 역할을 하고 있습니다.
신뢰성 및 오류 복원 설계
반도체 공정의 미세화와 복잡한 시스템 통합이 가속화됨에 따라, 외부 노이즈, 공정 변동, 환경 변화 등으로 인한 시스템 오류 발생 가능성이 증가하고 있습니다. 이에 따라, 신뢰성 높은 시스템 운용을 위한 오류 복원 및 내결함성 설계가 필수적으로 요구되고 있습니다. DATES 연구실은 이러한 문제를 해결하기 위한 다양한 신뢰성 강화 기술을 연구하고 있습니다.
주요 연구 내용으로는 메모리 및 시스템 전체의 오류 검출 및 정정(ECC, Error Correcting Codes), 오류 복원 아키텍처 설계, 프로세스 변동에 강인한 회로 구조 개발 등이 있습니다. 또한, 딥러닝 및 신경망 가속기와 같은 첨단 시스템에서의 오류 발생 특성을 분석하고, 이에 최적화된 내결함성 설계 방법론을 제안합니다. 실제로, 다양한 국제 학술지 및 학회에서 DATES 연구실의 신뢰성 강화 기술이 우수 논문상 후보로 선정되는 등 그 우수성이 입증되고 있습니다.
이러한 연구는 데이터 무결성과 시스템 안정성 확보에 핵심적인 역할을 하며, 자율주행, IoT, 의료기기 등 신뢰성이 중요한 응용 분야에서의 활용도가 매우 높습니다. DATES 연구실의 신뢰성 및 오류 복원 설계 연구는 안전하고 견고한 미래 지능형 시스템 구현에 크게 기여하고 있습니다.
1
Survey and Evaluation of Converging Architecture in LLMs based on Footsteps of Operations
S. Kim, J. Moon, J. Oh, I. Choi, J.-S. Yang
IEEE Open Journal of the Computer Society, 2025
2
AGD: Analytic Gradient Descent for Discrete Optimization in EDA and its Use to Gate Sizing
P. Pham, T.-M. Park, S.-H. Cho, T. Mahmood, J.-S. Yang, J. Chung
ACM Transactions on Design Automation of Electronic Systems, 2025
3
Reducing Errors and Powers in LPDDR for DNN Inference: A Compression and IECC-Based Approach
J.-Y. Hong, J.-W. Jang, S.-H. Cho, Y. Kong, S. Kim, Y. Kang, J. Ko, J. Chung, J.-S. Yang
Journal of Systems Architecture, 2025
