이 연구 주제는 원격 서버와 가속기 환경에서 사용자의 데이터와 연산을 안전하게 보호하기 위한 하드웨어 중심 보안 아키텍처를 다룬다. 특히 서버 관리자나 내부 공격자처럼 기존 소프트웨어 보안만으로 통제하기 어려운 위협 모델을 전제로, 신뢰실행환경(TEE)과 하드웨어 트러스트 앵커를 이용해 연산 공간 자체를 신뢰 가능한 영역으로 구성하는 데 초점을 둔다. FPGA 기반 TEE, Trust Zone 연계 구조, 보안 부팅 및 무결성 검증과 같은 기술은 클라우드, 엣지, 전장 시스템 등에서 보안성과 실용성을 동시에 만족시키는 핵심 요소로 작동한다. 연구실의 관련 성과는 FPGA 기반 원격 애플리케이션 보호, 하이브리드 x86-FPGA 시스템에서의 보호형 키-값 저장소, 전장부품용 Secure HW/SW 통합 아키텍처 개발 등으로 이어진다. 이러한 연구는 운영체제나 호스트 플랫폼에 대한 의존성을 줄이면서도, 암호화 연산과 응용 실행을 신뢰 가능한 하드웨어 경계 안에서 처리하도록 설계된다. 더 나아가 다중 하드웨어 트러스트 앵커와 리소스 관리 구조를 도입해, 실제 산업 시스템에서 보안 기능과 성능 자원의 균형을 유지하는 방향으로 확장되고 있다. 이 연구의 기대 효과는 단순한 데이터 보호를 넘어, 원격 컴퓨팅 전반의 신뢰 모델을 재구성하는 데 있다. 클라우드 AI, 차량용 전장 시스템, 보안 스토리지, 고성능 원격 연산 서비스는 모두 내부자 위협과 플랫폼 불신 문제를 안고 있는데, 하드웨어 기반 신뢰실행 구조는 이를 근본적으로 완화할 수 있다. 따라서 본 주제는 차세대 안전한 클라우드 인프라, 보안형 엣지 시스템, 산업용 보안 플랫폼 구축에 직접 연결되는 핵심 연구 축이라 할 수 있다.

이 연구 주제는 양자컴퓨팅 시대에도 안전성을 유지할 수 있는 포스트양자암호(PQC)를 저전력·저면적 임베디드 환경에서 효율적으로 구현하는 기술을 다룬다. NTRU-KEM, FALCON과 같은 알고리즘은 고전적 공개키 암호보다 연산량과 메모리 요구가 큰 경우가 많아, 실제 기기 적용을 위해서는 하드웨어와 소프트웨어를 함께 고려한 정교한 최적화가 필요하다. 연구실은 이러한 문제를 해결하기 위해 연산 병렬성, 버스 활용도, 파이프라이닝, 레지스터 통합, 세부 연산 단위 최적화 등 아키텍처 수준의 접근을 수행하고 있다. 관련 논문에서는 저사양 임베디드 시스템에서 FALCON을 위한 효율적 HW/SW 코디자인을 제시하고, NTRU-KEM에 대해서도 면적 대비 성능을 크게 향상시키는 가속 구조를 제안하였다. 이 과정에서 특정 지배 연산만 빠르게 만드는 방식이 아니라, 알고리즘 내부의 다수 세부 기능을 균형 있게 최적화하여 전체 효율을 높이는 접근이 강조된다. 또한 ARM Cortex-M 계열 환경에서 경량 암호 성능을 측정하는 연구 활동은, 실제 적용 가능한 보안 솔루션 설계에 필요한 정량적 근거를 제공한다. 이 주제의 중요성은 전장부품, IoT 기기, 모바일 임베디드 시스템, 산업 제어기 등 제한된 자원을 가진 장치가 향후에도 강한 보안을 유지해야 한다는 점에서 더욱 커진다. 포스트양자암호는 표준화 이후 빠르게 산업 전반으로 확산될 가능성이 높기 때문에, 고성능뿐 아니라 작은 실리콘 면적과 낮은 지연시간을 동시에 만족시키는 구현 기술이 매우 중요하다. 따라서 본 연구는 미래 보안 인프라의 실장 가능성을 높이는 핵심 기반 연구이자, 차세대 임베디드 보안 프로세서 설계로 이어질 수 있는 응용성이 큰 분야이다.

이 연구 주제는 민감한 데이터를 직접 노출하지 않으면서도 인공지능 연산을 수행할 수 있도록 하는 프라이버시 보존 AI 기술을 고성능으로 구현하는 데 초점을 둔다. 대표적으로 동형암호(FHE), 신뢰실행환경(TEE), 암호화된 신경망 추론 기술이 포함되며, 의료·금융·공공데이터처럼 개인정보 보호가 중요한 영역에서 활용 가치가 높다. 그러나 이러한 기술은 일반적인 AI 추론보다 계산 복잡도가 매우 크기 때문에, 실제 사용을 위해서는 알고리즘과 시스템 구조를 함께 고려한 성능 개선이 필수적이다. 연구실은 FPGA, CPU-FPGA 이기종 시스템, Processing-in-DRAM과 같은 하드웨어 플랫폼을 활용하여 TFHE 기반 비트 연산, 암호화 데이터 위 신경망 추론, 고정밀도와 처리량 간의 균형 문제를 해결하고자 한다. 2025년 USENIX Security 및 ASPLOS 발표 주제에서 확인되듯이, 계층별 최적화, 메모리 친화적 연산 배치, 연산 친화도 기반 스케줄링 등은 암호화된 AI의 병목을 줄이기 위한 핵심 방법론이다. 이는 단순한 암호 라이브러리 개선을 넘어, AI 모델 구조와 암호 연산 특성을 함께 고려하는 시스템 공동설계 연구라고 볼 수 있다. 향후 이 연구는 안전한 생성형 AI, 민감정보 기반 협업 학습, 병원 간 의료 AI, 온디바이스 프라이버시 보장 추론 등 다양한 응용으로 확장될 수 있다. 특히 개인정보 규제가 강화되는 환경에서는 정확도와 성능을 유지하면서도 데이터 주권을 보호하는 기술의 중요성이 계속 커질 것이다. 따라서 본 주제는 보안과 AI를 연결하는 융합 연구로서 학문적 가치와 산업적 파급력이 모두 크며, 차세대 신뢰형 AI 인프라 구축의 핵심 축을 형성한다.

이 연구 주제는 복잡해지는 소프트웨어 공급망 환경에서 취약점을 빠르게 식별하고, 역공학의 한계를 최소화하면서 안전한 패치를 자동 생성·적용하는 기술을 다룬다. 최근 소프트웨어는 다수의 오픈소스, 서드파티 라이브러리, 바이너리 배포물에 의존하기 때문에, 취약점 하나가 연쇄적으로 확산될 위험이 크다. 이에 따라 취약점을 발견한 뒤 사람이 수동 분석하고 수정하는 기존 방식만으로는 대응 속도와 확장성에 한계가 있으며, 자동화된 마이크로 보안 패치 기술이 중요한 대안으로 부상하고 있다. 연구실의 프로젝트는 바이너리 기반 최소 패치 생성, 실시간 패칭, AI 기반 취약성 분석, 공급망 관리 시스템과의 연계를 주요 축으로 삼고 있다. 여기서 핵심은 단순히 코드를 고치는 것이 아니라, 생성된 패치가 기존 기능을 해치지 않고 보안성과 안전성을 함께 만족해야 한다는 점이다. 특히 소스코드가 없는 환경에서도 작동 가능한 바이너리 수준 분석과 패치 기술은 산업 현장의 실제 제약을 반영한 연구 방향이며, 자동화 도구의 정확도와 신뢰성을 높이는 것이 중요한 과제이다. 이 연구는 운영 중단을 최소화하면서 취약점 대응 시간을 줄일 수 있다는 점에서 매우 실용적이다. 자동차, 산업제어, 기업용 서버, 임베디드 장치처럼 즉시 업데이트가 어려운 시스템에서도 마이크로 패치 기술은 큰 효과를 낼 수 있다. 장기적으로는 공급망 전반의 취약점 탐지, 위험도 평가, 패치 배포, 사후 검증을 하나의 연속된 보안 운영 체계로 통합하는 기반이 될 수 있으며, 지속가능한 소프트웨어 보안 생태계를 구축하는 데 핵심적인 역할을 할 것으로 기대된다.