이화성 연구실
한양대학교 차세대반도체융합공학부
이화성 교수
유기반도체
유기트랜지스터(OFET)
고분자 전자소재
홈
이화성 연구실
한양대학교 차세대반도체융합공학부 이화성 교수
이화성 연구실은 차세대반도체융합공학부 관점에서 유기반도체와 기능성 고분자 소재의 계면을 공학적으로 제어하고, 이를 기반으로 유기 트랜지스터와 웨어러블 센서를 구현하는 연구를 수행합니다. 구체적으로 buried-contact OFET 및 분자 interlayer를 활용해 전하 주입과 계면 손실을 줄이는 방향으로 소자를 최적화하고, 수계 에멀전 공정과 압력-열 열처리를 통해 인쇄 가능한 폴리머 반도체 제조 조건을 확보합니다. 또한 solvatochromic 감지 매질 구조화, 압력-변형 신호 분리 구조, 고감도 가스 감지용 박막 설계 등 기능성 센싱 메커니즘을 고분자 기반으로 구현합니다.
유기반도체유기트랜지스터(OFET)고분자 전자소재계면공학수계 에멀전 공정
대표 연구 분야
연구 영역 전체보기
유기 트랜지스터 계면/접촉 공학
Interface and Contact Engineering for Organic Transistors
연구 분야 상세보기
유기 트랜지스터 계면/접촉 공학
Interface and Contact Engineering for Organic Transistors
연구 분야 상세보기
친환경 수계 공정 기반 고분자 반도체 및 인쇄 전자 제조
Ecofriendly Aqueous Processing for Polymer Semiconductors and Printed Electronics
연구 분야 상세보기
고분자 기반 센싱 소재 및 웨어러블 감지 구조
Polymer-Based Sensing Materials and Wearable Sensing Architectures
연구 분야 상세보기
연구 성과 추이
표시된 성과는 수집된 데이터 기준으로 산출되며, 일부 차이가 있을 수 있습니다.
주요 논문
5
논문 전체보기
1
Article
|
인용수 1
·
2025Spontaneous Multi‐Interface Modulation for Enhancing Organic Transistor Performance via Self‐Generated Molecular Interlayers
Hansol Lee, Hansol Lee, Eun Ko, Taehoon Hwang, Yumin Kim, Jungyoon Seo, Jisu Park, Wentao Xu, Hyungju Ahn, Hwa Sung Lee, Hwa Sung Lee
IF 11.3 (2025)
Small Structures
소스/드레인 전극과 활성층 간의 계면 특성, 그리고 게이트 유전체와 활성층 간의 계면 특성은 유기 박막 트랜지스터(OFETs)의 성능 및 작동 안정성을 좌우하는 핵심 요인이다. 통상적으로 이러한 계면을 공학적으로 설계하기 위해서는 여러 공정 단계가 요구되므로, 전체 제조 공정이 복잡해지고 장시간 소요된다. 본 연구에서는 활성층에 자가조립 분자 첨가제를 도입함으로써 두 계면을 동시에 공학적으로 제어하는 전략을 제시한다. 전극 및 게이트 유전체 표면에 대해 서로 다른 화학적 친화성을 갖는 두 가지 첨가제를 전략적으로 선택하면, 이들 첨가제가 자발적으로 각각의 계면, 즉 반도체-전극 및 반도체-게이트 유전체 계면에서 기능성 중간층을 형성하도록 조직화된다. 이 방법은 추가적인 공정 단계 없이도 복수의 계면 특성을 정밀하고 동시에 조절할 수 있게 한다. 그 결과 이중-첨가제 시스템은 전계효과 이동도에서 2배를 초과하는 향상을 보였으며, 접촉 저항과 채널 저항은 각각 1/3 및 1/2 수준으로 감소하였다. 이는 두 계면에서 전하 수송이 촉진되고 저항성 손실이 감소한 데 기인한다. 본 전략은 제조 공정을 단순화하고 추가 계면 개질 공정의 필요성을 제거함으로써, 고성능이고 신뢰성 있는 OFETs를 제조하는 비용 효율적이며 간소화된 경로를 제공한다.
https://doi.org/10.1002/sstr.202500490
Fabrication
Dielectric
Transistor
Electrode
Modulation (music)
Resistive touchscreen
Interface (matter)
Gate dielectric
2
Article
|
인용수 2
·
2025Sustainable Aqueous Emulsification of Polymer Semiconductors for Ecofriendly, Streamlined Organic Electronics
Taehoon Hwang, Yumin Kim, Jungyoon Seo, Jisu Park, Minsu Kang, Benliang Hou, Wentao Xu, Longzhen Qiu, Hyungju Ahn, Se Hyun Kim, Jeong Ho Cho, Jihoon Lee, Hwa Sung Lee
IF 11.3 (2025)
Small Structures
폴리머 반도체(PSC)는 저비용 및 용액 공정 적합성으로 인해 기존의 실리콘 기반 반도체에 대한 유망한 대안으로서 상당한 주목을 받아왔다. 그러나 유기 박막 트랜지스터(OFET) 공정에서 유해한 유기 용매 및 할로겐화 용매를 사용하는 것은 심각한 환경 문제와 관련하여 큰 우려를 불러일으켰다. 이러한 문제를 해결하기 위해, 용매로 물을 사용하는 PSC를 위한 친환경 용액 공정이 제안되었으며, 이 공정에서는 이온성 계면활성제를 사용하여 PSC를 수성 매질에서 에멀전으로 분산한다. 그러나 계면활성제에 의존하는 이러한 에멀전 공정은, PSC 내의 계면활성제를 완전히 제거하기 위해 침전 및 재분산과 같은 복잡한 추가 단계를 필요로 한다. 본 연구에서는, 안정화제로 상대적으로 휘발성이며 비이온성인 벤질 알코올(BA)을 사용하여 PSC를 성공적으로 에멀전화하였고, 결정화를 향상시키기 위해 수행한 열처리(열 어닐링) 동안 PSC 필름에서 BA가 완전히 제거됨이 확인되었다. 그 결과, 이 접근법을 적용한 OFET은 유기 용매 기반 방법을 사용한 경우와 비교할 만한 소자 특성을 나타낸다. 또한 에멀전화된 PSC 수용액을 이용하는 인쇄 전자(printed electronics) 공정을 통해 인버터 및 NAND/NOR 게이트와 같은 논리 회로의 성공적인 구현이 검증되었다. 이러한 결과는 수성 에멀전화 전략을 구현함으로써 지속가능한 방법론을 시사하며, 유기 전자 분야에서의 친환경 제조 접근으로서의 잠재력을 강조한다.
https://doi.org/10.1002/sstr.202400659
Materials science
Aqueous solution
Organic electronics
Electronics
Environmentally friendly
Nanotechnology
Organic semiconductor
Organic field-effect transistor
Polymer
Transistor
3
Article
|
·
인용수 5
·
2024Buried‐Contact Organic Field‐Effect Transistor: The Way of Alleviating Drawbacks from Interfacial Charge Transfer
Taehoon Hwang, Jungyoon Seo, Dashdendev Tsogbayar, Eun Ko, Jisu Park, Yujeong Jeong, Songyeon Han, Hongdeok Kim, Joonmyung Choi, Hyungju Ahn, Jihoon Lee, Hyun Ho Choi, Hwa Sung Lee
IF 19 (2024)
Advanced Functional Materials
소스/드레인(S/D) 전극과 유기 반도체(OSC) 채널 사이의 용이한 전하 전달은 고이동도 유기 전계효과 트랜지스터(OFETs)의 핵심이다. 본 연구에서는 소스/드레인–OSC 계면과 도전성 채널 간의 근접성을 가능하게 하여 접근 접촉 저항(R C,acc) 및 전체 접촉 저항(R C )을 감소시키는, 매몰-접촉 OFET(buried-contact OFET)이라 명명된 새로운 OFET 기하구조를 제안한다. 이는 상부-접촉 하부-게이트(top-contact bottom-gate) 소자 구조를 변형하여 구현하였다. 통상적인 후열처리(thermal annealing)를 매몰 압력(burying pressure)과 결합하여 압력-열처리(pressure-thermal annealing, PTA)를 수행하였다. 열처리와 압력 열처리의 상승적(synergistic) 효과는 연화된 OSC 층을 형성하여, 가해진 압력으로 금속 전극이 안쪽으로 파묻히게 한다. 이 과정은 원자힘현미경(atomic force microscopy)과 유한요소 시뮬레이션(finite element simulations)으로 확인된 바와 같이 상부-접촉에서 매몰-접촉 구성으로의 구조적 전이를 유도한다. 전송선법(transfer line method)과 4-프로브(4-probe) 측정 결과, PTA는 접촉저항을 1/3로 감소시켰으며(65 kΩ cm), 전하 주입에 의한 소스-드레인 전압 소모는 52%에서 31%로 감소시켰다. 그 결과, 전계효과 이동도는 통상적인 열처리된 상부-접촉 OFET에 비해 4배 높아졌다. 깊은 트랩의 밀도(N tr )는 주로 전하 주입을 담당하는 OSC 벌크에 분포한다. 주목할 만하게도, PTA를 통해 N tr 이 30배 감소하여, 얕은 부(副)문턱(sub-threshold) 영역이 형성되고 문턱전압(threshold voltage)이 0에 가깝게 나타났다.
https://doi.org/10.1002/adfm.202312232
Materials science
Organic field-effect transistor
Contact resistance
Annealing (glass)
Transistor
Field-effect transistor
Optoelectronics
Electrode
Threshold voltage
Semiconductor
최신 정부 과제
36
과제 전체보기
1
2025년 8월-2028년 8월
|64,094,000원유기 이종계면 다중제어를 통한 부성미분저항 다진법 유기트랜지스터 구동특성 최적화 및 인쇄기술 적용된 다진법 논리회로 구현
본 연구는 ①부성미분저항 유기트랜지스터내의 다중계면 제어를 통해 전하축적량을 조절하여 다중전류피크의 위치와 세기가 제어된 단위소자 최적화, ②최적의 다진법 유기트랜지스터 및 회로소자 성능을 구현하며, ③최종적으로 인쇄기술을 적용한 대면적 다진법 논리회로를 개발하는 것을 최종 목표로 함.
이종계면
유기트랜지스터
인쇄기술
다진법
논리회로
2
2025년 6월-2027년 12월
|756,200,000원전기 전자 히트싱크용 금속-방열수지간 밀착성 확보를 위한 프라이머 코팅 기술 개발
[최종목표]□ 전기·전자 히트싱크용 금속-방열수지 밀착성 확보를 위한 프라이머 코팅 기술 개발 o 금속과 방열수지간 고강도 접착용 상온 경화형 프라이머 기술 개발 - 접합강도 : ≥ 50 MPa - 경화온도 : ≤ 30℃ - 프라이머 생산량 : 100 Ton/year o 스프레이 코팅 공정이 가능한 고 열전도성 프라이머 기술 개발 - 열전...
프라이머
방열
스프레이 코팅
포뮬레이션
히트싱크
3
2024년 2월-2029년 2월
|7,575,561,000원차세대반도체소재부품장비후공정전문인력양성
글로벌 경쟁력 확보를 위한 중소·중견기업 수요 연계 및 실무 중심형 반도체 소재·부품·장비 전문인력 양성- 석박사 교육과정개발 운영 : 차세대반도체 소재,부품,장비, 후공정 분야 연간 신규 110명 이상 양성- 산업계 수요를 반영한 산학 프로젝트 및 전문 교육과정 운영- 산학협력체계 구축 및 성과확산
반도체소재부품장비
반도체 후공정
인적자원
학위과정
최신 특허
특허 전체보기
전체 특허
복수의 필러를 포함하는 방열 도료 조성물 및 이를 이용한 방열층 형성 방법
상태
공개출원연도
2024출원번호
1020240021778파과감지 센서를 포함하는 VOC 필터 관리 장치
상태
공개출원연도
2024출원번호
1020240013922교차형 전극 구조를 포함하는 포도당 감지 센서
상태
등록출원연도
2023출원번호
1020230104515