본 논문에서는 음의 커패시턴스 전계효과 트랜지스터(NCFET)에서 역 배수 유도 장벽 저하(reverse drain-induced barrier lowering, RDIBL)를 논의한다. RDIBL은 더 높은 드레인 전압(VDS)에서 채널과 드레인 사이의 장벽 높이가 증가함에 기인하는 것으로 밝혀졌다. 이 문제를 해결하기 위해, 소스와 드레인 측에 서로 다른 두 가지 일함수(work function) 물질로 구성된 금속 게이트를 특징으로 하는 이종 금속 게이트 음의 커패시턴스 전계효과 트랜지스터(hetero-metal-gate negative capacitance field-effect transistor, HM NCFET)를 제안하고, 기술 컴퓨터 보조 설계(technology computer-aided design, TCAD) 시뮬레이션을 통해 그 전기적 특성을 분석한다. 기존의 NCFET와 비교하여, HM NCFET는 드레인 측 금속-게이트의 일함수를 4.6 eV에서 4.0 eV로 감소시키는 한편 소스 측 금속-게이트의 일함수는 4.6 eV로 고정함으로써 RDIBL을 -57 mV/V에서 -3 mV/V로 효율적으로 억제할 수 있다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.