기술 개요
“고속 데이터 링크에서 신호 무결성·전력 효율·수신 안정성을 함께 확보하는 PAM-4 SerDes 기술입니다.”
산업 별 활용 방안
HBM·DDR 등 고속 메모리 인터페이스를 개발하는 반도체 기업
고대역폭 메모리와 프로세서 사이의 데이터 전송은 레벨 간 간격이 작은 PAM-4 신호를 사용하므로, 채널 손실·반사·전력 소모가 누적되면 인터페이스 설계 검증이 어려워집니다. 송신기의 임피던스 교정·능동 인덕터 보상·DBI 인코딩과 수신기의 등화·클럭 복원 회로를 메모리 I/O 설계에 결합해 링크 구간별 신호 왜곡 요인을 관리할 수 있습니다. 전체 인터페이스를 일괄 교체하기보다 송신·수신 IP를 필요한 기능부터 선택적으로 결합하는 방식으로 검증할 수 있습니다.
서버·데이터센터용 SoC를 개발하는 반도체 기업
서버용 칩은 메모리·스토리지·가속기와의 고속 연결에서 데이터 처리량을 높이는 동시에 전력 예산과 신호 품질을 함께 관리해야 합니다. PAM-4 송신단의 데이터 인코딩과 레벨 보정, 수신단의 채널 손실 보상 및 데이터·클럭 복원 구조를 SerDes 링크 설계에 적용해 고속 연결 회로의 설계 선택지를 확보할 수 있습니다. 기존 SoC 아키텍처를 바꾸지 않고 인터페이스 IP 공동 설계·회로 검증 단계에서 적용 가능성을 확인할 수 있습니다.
디스플레이·고속 유선 통신 인터페이스를 개발하는 전자 기업
고해상도 디스플레이와 고속 유선 장비는 칩과 모듈 사이에서 많은 데이터를 전송해야 하며, 연결 경로의 손실과 노이즈가 화면 데이터·통신 데이터의 안정적 전달을 저해할 수 있습니다. 출력 임피던스 보정, 송신 신호 이득 보상, 수신 등화와 패턴 기반 타이밍 복원을 인터페이스 회로에 결합해 전송 경로의 신호 품질을 관리할 수 있습니다. 제품별 채널 조건에 맞춰 송신단 또는 수신단 회로부터 모듈 단위로 도입하고 실제 링크에서 성능을 확인할 수 있습니다.
기술 설명
어떤 기술인가요?
PAM-4 SerDes는 네 개의 전압 레벨에 데이터를 실어 메모리·서버·통신 칩 사이에서 많은 데이터를 빠르게 주고받도록 하는 반도체 인터페이스 기술입니다. 본 기술 포트폴리오는 송신부터 채널 보상, 수신 데이터 복원까지 이어지는 PAM-4 링크 회로 기술로, 레벨별 출력 임피던스를 교정해 신호 반사를 줄이고(특허 5), 능동 인덕터와 보정 회로로 채널 감쇠를 보완하며(특허 4), 데이터 반전 인코딩으로 스위칭 노이즈와 전력 소모를 관리하고(특허 2), 고전압 출력과 피드백 등화로 신호 왜곡을 보상하며(특허 1), 적은 비교기와 패턴 기반 클럭 복원으로 수신 데이터와 타이밍을 복원하는(특허 3) 기법으로 고속 링크의 전송 품질을 통합적으로 설계합니다.
어떤 문제를 해결하나요?
1. 레벨별 신호 반사와 임피던스 불일치
PAM-4는 네 전압 레벨의 간격이 좁아 송신기 출력 임피던스가 채널 특성에 맞지 않으면 신호 반사와 레벨 왜곡이 발생하기 쉽습니다. 각 출력 레벨에 맞춰 온칩 임피던스를 선택하고 오프칩 임피던스와 병렬로 연결하며, 복제 드라이버 기반 교정으로 출력 임피던스를 보정해 반사와 공정 변동 영향을 줄입니다.
2. 채널 감쇠와 멀티레벨 신호 왜곡
고속 채널을 통과한 PAM-4 신호는 고주파 성분이 약해지고 인접 심볼의 영향이 겹쳐 네 레벨을 구분하기 어려워질 수 있습니다. 송신단에서는 능동 인덕터 스위칭으로 목표 주파수 대역의 이득을 보상하고, 수신단에서는 두 피드백 경로의 피크 이득·대역폭 제어와 등화기로 왜곡을 보상합니다.
3. 전력·노이즈와 수신 복원 부담
여러 데이터 레인이 동시에 전환되면 스위칭 출력 노이즈와 전력 소모가 커지고, 수신단은 많은 비교기와 샘플링 위상을 사용하면 회로 부담이 증가합니다. 데이터 값에 따라 반전 여부를 정하는 DBI 인코딩으로 불리한 전송 상태를 줄이고, 네 위상 비교와 시간 기반 해독 및 패턴 투표로 데이터·클럭 복원 구조를 구성합니다.
연구자 및 특허 소개
김철우
고려대학교 전기전자공학부
現 고려대학교 전기전자공학부 교수
前 IBM Advisory Engineer · University of California Research Staff · Intel Summer Intern · University of Illinois Research Assistant
IEEE Member
국제표준 IEC 시스템 LSI·집적회로 및 패키지 분과 전문위원
수요지향적 교과목 개발 사업단 자문위원 · 차세대 성장동력 반도체 사업단 기획위원
ISSCS Seoul Chapter Membership Development Chair · 반도체 설계 교육센터(IDEC) 교과과정위원회 위원
산업인력관리공단 반도체 분야 출제위원 · 대한전자공학회 사업위원회 위원
“저는 서버·메모리 인터페이스를 위한 PAM-4 기반 초고속 송수신기 회로를 연구하며, 송신·채널 보상·수신 복원을 포괄하는 SerDes 링크 기술을 개발하고 있습니다. HBM·고속 메모리, 디스플레이 인터페이스, 고속 유선 통신 SoC를 개발하는 기업은 필요한 송신·수신 기능을 IP로 활용하거나 기존 인터페이스 설계에 결합해 신호 무결성과 전력 관리 방안을 검토할 수 있습니다. 관심 기업과는 IP 라이선싱, 공동 설계와 실제 링크 조건에서의 검증을 통해 적용 가능성을 함께 확인하고자 합니다.”
기술과 관련된 특허 5건