발행물
컨퍼런스
2007 IEEK Fall Conference
2007.11
,
나노 소자에 적용 가능한 곡면의 실리콘 핀 (Fin) 제작 공정
수직 분할 게이트 구조의 2-비트 리세스 채널 SONOS 메모리
20 nm 급 소자 제작을 위한 sidewall spacer patterning 공정
Trapping 저장 노드의 두께에 따른SONOS flash 메모리 소자의 프로그램 특성
대한전자공학회 추계학술대회
2007
Noise Interpolation of MOSFET in Moderate Inversion and Its Verification in Low Noise Amplifier