[최종목표]ㅇ 온디바이스 AI를 위한 강유전체 기반 초저전력/비휘발성 SRAM 회로 기술 개발[1차년도 목표]ㅇ 강유전체 및 Baseline 단위소자 특성 최적화ㅇ 멀티게이트 구조 트랜지스터 특성 평가 및 컴팩트 모델 개발[2차년도 목표]ㅇ CMOS 및 TFT 기반 FeFET 소자 제작 및 특성 최적화ㅇ 강유전체 멀티게이트 구조 트랜지스터 특성 평가 및 컴...

본 과제는 eFlash 기반 PIM 기술을 활용해 MNIST 수준 이미지를 실시간으로 인지하는 고에너지효율 인공신경망 추론 칩 개발 과제임. edge 및 모바일 디바이스에 적합한 초저전력 추론 시스템 구현이 핵심 방향임. 연구 목표는 인지 정확도 95% 이상, 추론 에너지 20 nJ 이하, 연산 시간 1 μs 이하 달성에 있음. 이를 위해 eFlash 호환 CMOS 주변 회로 설계, 혼성신호 메모리 회로 시뮬레이션 모델 및 데이터 흐름 개발, 하드웨어-소프트웨어 분할과 시스템 레벨 시뮬레이터 구축, TFT 기반 eFlash 시냅스 어레이 및 뉴런 회로 제작을 수행함. 기대 효과는 에너지 절감형 AI 반도체 핵심기술 확보와 시장 경쟁력 강화임.

본 과제는 eFlash 기반 PIM 기술을 활용하여 MNIST 수준의 이미지를 95% 이상의 정확도로 인지하는 실시간 고에너지효율 인공신경망 추론 칩을 개발하는 것을 최종 목표로 함. 특히 에너지 자원이 매우 한정적인 edge 또는 모바일 디바이스에 특화된 실시간 인공신경망 추론 시스템 구현을 위해 한 번의 추론 동작에 소모되는 에너지 소모량과 연산 시간을...

본 과제는 기존 CMOS 공정으로 구현 가능한 플로팅게이트 결합 트랜지스터(Floating gate coupled FET, FGFET)를 이용해 로직 회로 면적을 줄이고 비휘발성 로직을 구현하기 위한 소자·회로·아키텍처 개발 연구임. 연구 목표는 수평 폭 50 nm 이하 소자, 스위칭 시간 10 ns 미만, 1초 이상의 비휘발성, Ion/Ioff 10^8 이상 수직트랜지스터 기술 확보와 compact model 개발, 인버터 수준의 NAND/NOR 및 D flip-flop 구현에 있음. 핵심 내용은 VFET 소자 제조 공정 설계, TCAD 기반 물리 모델 및 calibration, compact modeling, 단위회로 시뮬레이션과 최적 아키텍처 설계임. 기대 효과는 면적 50% 이상 감소, 전력·지연 15% 이상 감소와 신뢰성 향상, 차세대 인-메모리 융합 소자기술 선도 기반 마련임.