RnDCircle Logo
arrow left icon

Semiconductor Research Laboratory

연세대학교 신소재공학과

고대홍 교수

Dry Etching

Semiconductor Devices

Atomic Layer Deposition

Semiconductor Research Laboratory

신소재공학과 고대홍

Semiconductor Research Laboratory(반도체 연구실)은 신소재공학과를 기반으로 차세대 반도체 소자 및 신소재 개발을 선도하는 연구실입니다. 본 연구실은 실리콘(Si), 실리콘-게르마늄(SiGe), III-V족 화합물 반도체 등 다양한 소재를 활용한 에피택셜 성장, 스트레인 엔지니어링, 박막공학, 원자층 증착(ALD) 등 첨단 공정 기술을 집중적으로 연구하고 있습니다. 이를 통해 초미세 트랜지스터, 3D DRAM, NAND, 차세대 메모리 소자 등 미래 반도체 산업의 핵심 기술을 개발하고 있습니다. 특히, 스트레인 엔지니어링 및 나노구조 소자 기술 분야에서는 Si, SiGe, SiC, SiGe:C 등 다양한 조성의 박막을 성장시키고, 나노초 레이저 어닐링(NLA), 고차 실란 전구체를 이용한 저온 에피택시, 초고농도 도핑 및 산화 공정 등 다양한 혁신적 방법을 결합하여 소자의 성능을 극대화하고 있습니다. 또한, TEM, XRD, SIMS, XPS 등 첨단 분석기술을 활용하여 결정 결함, 계면 특성, 도펀트 활성화 및 재분포 현상 등을 정밀하게 규명하고 있습니다. 박막공학 및 ALD 기반 신소재 개발 분야에서는 TiN, Mo, GeOx, Ti-Six-N, HfO2, Al2O3 등 다양한 금속 및 산화물 박막을 ALD 및 PE-ALD 방식으로 성장시키고, 고유전율, 저저항, 고내열성, 우수한 계면 특성 등 반도체 소자에 최적화된 특성을 구현하고 있습니다. 또한, 억제제 및 첨가제를 활용한 고적합성 박막 증착, 저온 공정, 이종 원소 도핑, 다층 구조 설계 등 혁신적인 공정 개발을 통해 기존 한계를 극복하는 신소재 박막을 구현하고 있습니다. 이외에도, 실리사이드, 나노와이어, 나노시트, 핀 구조 등 3차원 나노구조의 성장 및 특성 평가, PRAM, ReRAM 등 차세대 메모리 소자용 신소재 개발, 선택적 식각 및 표면 개질, 계면 반응 제어 등 다양한 연구를 수행하고 있습니다. 이러한 연구는 국내외 반도체 산업의 경쟁력 강화와 미래 기술 선도에 크게 기여하고 있습니다. 본 연구실은 산학협력, 국가 연구과제, 특허 및 논문 발표 등 활발한 대외 활동을 통해 실용화와 상용화에 이르는 전주기적 연구를 선도하고 있습니다. 앞으로도 반도체 소재 및 소자 분야에서 세계적인 연구 역량을 바탕으로 혁신적인 기술 개발과 인재 양성에 최선을 다할 것입니다.

Dry Etching
Semiconductor Devices
Atomic Layer Deposition
Strain Engineering 및 SiGe/Si 나노구조 소자 기술
Strain Engineering은 반도체 소자의 성능을 극대화하기 위한 핵심 기술로, 실리콘(Si) 및 실리콘-게르마늄(SiGe) 기반의 나노구조에서 채널의 이동도와 전기적 특성을 향상시키는 데 중요한 역할을 합니다. 본 연구실은 다양한 에피택셜 성장법(UHV-CVD, LPCVD 등)을 활용하여 Si, SiGe, SiC, SiGe:C 등 다양한 조성의 박막을 성장시키고, 이 과정에서 발생하는 격자 불일치와 응력(스트레인)을 정밀하게 제어합니다. 이를 통해 MOSFET, FinFET, Gate-All-Around(GAA) 등 차세대 트랜지스터의 소자 구조에 최적화된 스트레인 분포를 구현하고, 소자의 성능을 극대화하는 연구를 수행하고 있습니다. 특히, 나노초 레이저 어닐링(NLA), 고차 실란(Si2H6, Si3H8, Si4H10) 전구체를 이용한 저온 에피택시, 그리고 다양한 도핑 및 산화 공정 등을 결합하여, 소스/드레인 영역의 초고농도 도핑과 스트레인 제어를 동시에 달성합니다. 이 과정에서 발생하는 결정 결함, 계면 특성, 도펀트 활성화 및 재분포 현상 등을 TEM, XRD, SIMS, XPS 등 첨단 분석기술로 정밀하게 규명합니다. 또한, SiGe 나노와이어, 나노시트, 핀 구조 등 3차원 나노구조의 성장 및 특성 평가를 통해, 미래형 반도체 소자에 적합한 소재 및 공정 기술을 개발하고 있습니다. 이러한 연구는 3D DRAM, NAND, 차세대 로직 소자 등 초미세 반도체 소자의 집적도와 신뢰성을 높이는 데 필수적인 기반 기술로, 국내외 반도체 산업의 경쟁력 강화에 크게 기여하고 있습니다. 또한, 다양한 산학협력 및 국가 연구과제를 통해 실용화와 상용화에 이르는 전주기적 연구를 선도하고 있습니다.
박막공학 및 원자층 증착(ALD) 기반 신소재 개발
본 연구실은 박막공학 및 원자층 증착(Atomic Layer Deposition, ALD) 기술을 활용한 신소재 개발에 집중하고 있습니다. ALD는 원자 단위의 두께 제어와 우수한 균일성, 높은 적합성(step coverage)을 제공하는 첨단 박막 증착 기술로, 차세대 반도체 소자의 게이트 유전체, 금속 배선, 메모리 소자 등에 필수적으로 적용되고 있습니다. 연구실에서는 TiN, Mo, GeOx, Ti-Six-N, HfO2, Al2O3 등 다양한 금속 및 산화물 박막을 ALD 및 PE-ALD(플라즈마 강화 ALD) 방식으로 성장시키고, 이들의 물리적, 화학적, 전기적 특성을 체계적으로 분석합니다. 특히, DRAM, NAND, PRAM, ReRAM 등 메모리 소자에 요구되는 고유전율, 저저항, 고내열성, 우수한 계면 특성 등을 달성하기 위해, 전구체 조성, 플라즈마 조건, 온도, 주기적 증착 사이클 등 공정 변수를 정밀하게 제어합니다. 또한, t-BCl, (CH3)3CCl 등 억제제(inhibitor) 및 첨가제를 활용한 고적합성 박막 증착, 저온 공정, 이종 원소 도핑, 다층 구조 설계 등 혁신적인 공정 개발을 통해, 기존 한계를 극복하는 신소재 박막을 구현하고 있습니다. 이와 더불어, 박막의 결정성, 조성, 계면 반응, 결함 밀도, 전기적 활성화 등 미세구조와 소자 특성 간의 상관관계를 심층적으로 연구하며, 실제 반도체 소자 제작 및 평가까지 연계된 통합 연구를 수행합니다. 이러한 박막공학 및 ALD 기반 신소재 연구는 미래 반도체 소자의 성능 향상, 신뢰성 확보, 미세화 한계 극복에 중요한 역할을 하고 있습니다.
1
Study on the interfaces between Si and SiGe in the epitaxial in-situ Boron-Doped SiGe/Si layers treated with H or Cl
Jung, Seonwoong, Yoon, Dongmin, Oh, Seokmin, Shin, Hyerin, Kim, Jungwoo, 고대홍
Applied Surface Science, 2025
2
Correlation between Crystalline Defects and Electrical Characteristics of In Situ Boron-Doped Epitaxial Si0.8Ge0.2 Films
Shin, H., Eom, D., YOON, D., Kim, K., Yoo, H.K., 고대홍, Kim, H.
physica status solidi (RRL) - Rapid Research Letters, 2025
3
Characteristics of nickel silicide thin films fabricated by ultraviolet nanosecond laser annealing
Cho, Hyun, Jo, Chunghee, Nam, Kisoo, 고대홍
Applied Surface Science, 2025
1
[RCMS]경희대학교 산학협력단/3D DRAM용 Si/SiGe Epi 증착 공정 개발(1/3, 1/2단계)
한국산업기술기획평가원
2024년 07월 ~ 2024년 12월
2
[RCMS]㈜비아트론/기존장비 대비 200%의 고 생산성을 갖는 5nm 이하의 반도체용 다층 SiSiGe 에피택시 장비 개발(3/3)
한국산업기술기획평가원
2024년 ~ 2024년 12월
3
[RCMS]에스케이실트론 주식회사/1bnm DRAM 3xxL NAND소자용 300mm 경면웨이퍼 제조기술개발 및 200M 이상 CIS용 300mm 에피웨이퍼 제조기술개발(3/4)
한국산업기술기획평가원
2024년 ~ 2024년 12월