● (연구목표) 본 과제의 목표는 제한적인 연산능력/메모리 상황에서도 고성능/고속의 사용자 맞춤형 온-디바이스 3D 뉴럴 모델링/렌더링을 지원하기 위해, 알고리즘-하드웨어 공동 설계를 통한 에너지 효율적인 고속 3D 뉴럴 모델링/렌더링 가속기 개발임● 구체적인 최종 목표는 에너지 효율적인 고속 3D 뉴럴 모델링/렌더링 가속기를 설계하고 28nm 공정으로 T...

전체 내용) eMRAM 기반 고신뢰성 저전력 보안 하드웨어 개발 - eMRAM 기반 weak PUF 개발 - eMRAM 기반 strong PUF 개발 - eMRAM 기반 난수 발생기 개발 - 부채널 공격에 강인한 AES 하드웨어 개발 - 산학연 공동 연구를 통한 eMRAM 기반 보안 시스템 개발 및 이를 통한 사업화 연구개발 내용) 1) 저면적 저전력 보안 Key 생성용 eMRAM weak PUF 회로 개발 - eMRAM weak PUF 칩 1차 tape-out에 포함 - eMRAM weak PUF 칩 2차 tape-out에 포함 - 1T1MTJ weak PUF용 reference current generator 설계 - Offset cancellation sense amplifier 설계 - Sneak path current compensation circuit 설계 - PUF용 reference current generator 및 sense amplifier 보완 설계 - Memory-compatible PUF 설계 - Bias correction circuit 설계 및 data restore scheme - PTAT/CTAT 기반 reference current generator 및 low VDD sense amplifier 설계 2) PUF의 신뢰성 향상을 위한 Error correction code (ECC) 설계와 strong PUF를 위한 저전력 보안성 증강 알고리즘 개발 및 하드웨어 설계 - eMRAM strong PUF 칩 1차 tape-out에 포함 - eMRAM strong PUF 칩 2차 tape-out에 포함 - 보안 증강 알고리즘 및 시뮬레이션 개발 - 보안 증강 알고리즘의 하드웨어 설계 연구 - ECC 하드웨어 설계 및 검증 - Strong PUF 연산 지원을 위한 PIM 하드웨어 설계 연구 - 1차 tape-out칩 ML attack 안전성 검증과 보안 증강 알고리즘 개선 - 2차 tape-out을 위한 ECC 오류 정정 능력 개선 및 부채널 공격에 강인한 AES 설계 3) eMRAM 소자의 확률적 스위칭을 이용한 저전력 RNG 개발 - eMRAM RNG 칩 2차 tape-out에 포함 - 난수성 검정 및 칩 안정성 검증 환경 구축 - 저전력 high throughput RNG 설계 - VT-tracking 기반 adaptive write scheme 제안 - 외부요인 tolerant 및 저전력 high throughput RNG 설계 - Deterministic random bit generator (DRBG) 설계 - 난수발생기에 대한 난수성 검정 4) eMRAM PUF-RNG 기반 부채널 공격 방어가 가능한 AES 보안칩 개발 - PUF 보안시스템 구조 연구 및 테스트 베드 구축 - 부채널 환경 구축 및 안정성 검증 - 통합 보안칩 스펙 검토 및 보드 설계 - 통합 보안칩과 시스템 연동을 위한 FPGA 설계 - 통합 보안칩 디바이스 드라이버 개발 - 통합 보안칩 보드 검증 - 통합 보안칩 보드를 이용한 VPN 보안 시스템 구성 및 검증

eMRAM PUF-RNG 기반 부채널 공격방어가 가능한 AES 보안칩 개발

초소형에서 대형에 이르는 엣지 및 노드 기기 내에서 다양한 뉴럴 네트워크 모델의 연산을 가능하게 하는 초저전력 Low-Bit Precision 혼성모드 SRAM PIM System-on-Chip (SoC) 프로토타입을 개발 및 평가.- SRAM Processing-In-Memory (PIM) 에 기반한 System-on-Chip (SoC) 개발 - 산학연 ...