이 연구 주제는 고성능·저전력 반도체 시스템 구현을 위한 VLSI 설계와 디지털 신호처리 회로 아키텍처에 초점을 둔다. 연구실의 핵심 정체성인 VLSI Signal Processing은 제한된 면적과 전력 예산 안에서 높은 처리량과 정확도를 달성하는 회로 구조를 설계하는 데 있으며, 필터, DCT, CORDIC, 채널라이저와 같은 신호처리 블록을 집적회로 수준에서 최적화하는 방향으로 발전해 왔다. 이는 모바일, 통신, 멀티미디어, 임베디드 시스템 등 다양한 응용 분야에서 필수적인 기반 기술이다. 구체적으로는 연산기 공유, 비트폭 최적화, 동적 재구성, 저전력 데이터패스 설계와 같은 방법론을 활용해 동일한 기능을 더 적은 에너지와 하드웨어 자원으로 구현하는 연구를 수행한다. 과거 학술발표 주제들에서 나타나듯이 FIR 필터, DCT 프로세서, DLMS 적응 필터 등 신호처리 알고리즘을 회로 수준으로 변환하는 과정에서 성능과 전력의 균형을 세밀하게 조정하는 역량이 두드러진다. 이러한 접근은 단순한 알고리즘 구현을 넘어, 실제 칩 제작과 상용화 가능성을 고려한 실용적 설계 전략으로 이어진다. 이 연구의 의의는 차세대 반도체 시스템에서 요구되는 고효율 계산 기반을 제공한다는 점에 있다. 데이터 집약적 연산이 증가하는 상황에서 전통적인 범용 프로세서만으로는 성능과 전력 요구를 동시에 만족시키기 어려우므로, 응용 특화 VLSI 설계는 더욱 중요해지고 있다. 연구실은 신호처리 회로 설계 경험을 바탕으로 이후 인공지능 가속기, 메모리 기반 연산, 보안 하드웨어 등으로 연구 범위를 확장하며 반도체 시스템 설계의 폭넓은 기반을 구축하고 있다.

연구실은 메모리와 연산 사이의 데이터 이동 비용을 줄이기 위한 프로세싱 인 메모리(PIM)와 온디바이스 인공지능 가속기 설계를 중요한 연구 축으로 삼고 있다. 최근 프로젝트들에서 SRAM 기반 PIM, 산술 연산 지원 컴퓨팅 인 메모리, 온디바이스 개인화 학습용 딥러닝 가속기, 3D 뉴럴 모델링·렌더링 가속기 등을 지속적으로 수행하고 있다는 점은 이 연구 분야가 연구실의 중핵임을 보여준다. 핵심 목표는 엣지 환경에서도 고성능 AI 연산을 가능하게 하면서 전력 소모와 메모리 병목을 동시에 줄이는 것이다. 이를 위해 연구실은 알고리즘-하드웨어 공동 설계 방식을 적극적으로 활용한다. 저비트 정밀도 연산, 혼성모드 메모리 아키텍처, 비트와이즈 연산, 센스 앰프 기반 계산, 라이트백 연산 구조 등은 메모리 내부 또는 근처에서 직접 연산을 수행하도록 하는 핵심 기술이다. 특허에서도 드러나듯이 전가산기 불 함수 기반 산술 연산, 메모리 셀 어레이와 컬럼 주변 회로의 결합, 비트라인 전압 기반 계산 제어 등 실제 회로 구현 수준의 연구가 이루어지고 있다. 이러한 접근은 단순한 이론 제안이 아니라 SoC 프로토타입 개발 및 검증으로 이어질 수 있는 구체성을 가진다. 이 연구는 미래 AI 반도체와 엣지 컴퓨팅의 요구에 직접 대응한다. 클라우드 의존도를 줄이고 개인화된 학습·추론을 기기 내부에서 수행하려면, 메모리 접근 비용을 최소화하는 새로운 컴퓨팅 패러다임이 필수적이다. 연구실의 PIM 및 가속기 연구는 저전력, 고처리량, 실시간성을 동시에 만족하는 반도체 플랫폼을 지향하며, 자율주행 인식, 3D 뉴럴 렌더링, 맞춤형 AI 서비스와 같은 차세대 응용을 뒷받침하는 핵심 기술로 발전하고 있다.

연구실은 e-MRAM과 같은 차세대 비휘발성 메모리를 활용한 하드웨어 보안 기술에도 강점을 보이고 있다. 특히 MRAM 기반 PUF(Physical Unclonable Function) 연구와 관련 국가과제를 통해, 메모리 소자의 물리적 불규칙성을 보안 자원으로 활용하는 인증 하드웨어를 개발하고 있다. 이는 반도체 소자 자체의 고유성을 이용해 복제가 어려운 보안 기능을 구현하는 방식으로, IoT 기기, 임베디드 시스템, 자동차 전장, 국방 전자장치 등에서 매우 중요한 기술적 가치를 지닌다. ACS Nano에 발표된 MRAM 기반 PUF 연구에서는 수직 자기터널접합(MTJ)의 자화 방향 무작위성을 활용해 높은 균일도와 고유성을 확보하고, 넓은 온도 범위에서도 안정적으로 동작하는 보안 소자를 제시했다. 또한 대규모 challenge-response pair 검증을 통해 기계학습 공격에 대한 내성을 평가한 점은, 단순히 난수성만이 아니라 실제 보안 시스템에 필요한 신뢰성과 공격 저항성까지 고려했음을 보여준다. 관련 프로젝트에서는 PUF뿐 아니라 RNG와 AES 보안칩 개발로도 확장되어, 인증·암호화·부채널 공격 방어를 통합하는 보안 반도체 플랫폼으로 발전하고 있다. 이 연구의 중요성은 반도체 기술과 보안 기술의 융합에 있다. 기존 소프트웨어 중심 보안만으로는 물리적 공격과 복제 위협에 충분히 대응하기 어렵기 때문에, 소자 수준에서 신뢰성을 확보하는 하드웨어 보안이 더욱 중요해지고 있다. 연구실은 메모리 소자 특성, 회로 설계, 시스템 보안 요구사항을 함께 고려하는 접근을 통해 차세대 보안 반도체의 실용적 구현 가능성을 높이고 있으며, 상용 메모리 기술과의 접목 가능성 또한 크다.