차세대 트랜지스터 기술(3nm/2nm)에서 표준셀 레이아웃, 핀 접근성, 라우팅 자원 제약을 공정 및 백엔드(예: BEOL) 관점과 함께 최적화하여 칩 수준 VLSI 지표를 개선하는 연구
T-CMOS, DEPFET/MTCMOS 등 삼진 소자 기반 회로에서 균형형 삼진 연산을 설계하고, HDL 기반 합성 및 셀 레이아웃 전략으로 시스템 크기의 삼진 로직을 구현하는 연구
하드웨어 트로이가 유발하는 전자기(EM) 시그널 변화를 무감독 학습으로 모델링하여 미지 트로이를 검출하는 하드웨어 보안 방법을 개발하는 연구