RnDCircle Logo
arrow left icon

KAIST Mixed Signal Integrated Circuits Lab

한국과학기술원 전기및전자공학부

류승탁 교수

Delta-Sigma Modulator

SAR ADC

SAR ADC

V3_minor

KAIST Mixed Signal Integrated Circuits Lab

전기및전자공학부 류승탁

KAIST 혼합 신호 집적회로 연구실(MSICL)은 아날로그 및 혼합 신호 집적회로(Analog/Mixed-Signal IC) 설계 분야에서 국내외적으로 선도적인 연구를 수행하고 있습니다. 본 연구실은 아날로그 신호와 디지털 신호를 자유롭게 변환하고 처리하는 핵심 기술을 개발하며, 특히 데이터 변환기(ADC/DAC)와 같은 회로의 설계 및 최적화에 중점을 두고 있습니다. 이러한 기술은 센서, 통신, 의료, 자동차, 우주항공 등 다양한 산업 분야에서 필수적으로 요구되고 있습니다. 연구실의 주요 연구 분야는 저전력 및 고속 아날로그-디지털 변환기(ADC), 디지털-아날로그 변환기(DAC), 혼합 신호 회로, 오류 보정 및 보정(calibration) 기술, 합성 가능한 데이터 변환기 설계 방법론 등입니다. 또한, 파이프라인 ADC, SAR ADC, 플래시 ADC, 하이브리드 ADC 등 다양한 아키텍처의 데이터 변환기 설계에 대한 심도 있는 연구를 진행하고 있으며, 배경 커패시터 트리밍, 연산 증폭기 재사용, 타이밍 스큐 보정, 디지털 오류 보정 등 첨단 설계 기법을 적용하고 있습니다. 이와 더불어, 차세대 메모리(PC-RAM), 바이오센서, CMOS 이미지 센서 등 다양한 응용 분야에 적합한 리드아웃 회로 및 저전력 이미지 센서 설계에도 집중하고 있습니다. 로그형 2단계 ADC, 협소 피치 컬럼 병렬 구조, 델타 리드아웃 기법 등 혁신적인 회로 설계가 실제 칩 제작 및 상용화로 이어지고 있습니다. 이러한 연구는 의료, 헬스케어, 모바일, 위성 등 다양한 산업 분야에서의 실질적인 요구를 반영하고 있습니다. 연구실은 최신 CMOS 공정에서의 회로 설계, 신호 무결성 확보, 전력 효율 극대화, 시스템 집적화 등 다양한 기술적 도전을 극복하기 위해 이론적 연구와 실험적 검증을 병행합니다. 실제 칩 제작 및 테스트를 통해 연구 결과의 실용성을 높이고, 산업계와의 협력을 통해 기술의 상용화에도 기여하고 있습니다. 또한, 국제 학회 및 저명 학술지에 꾸준히 연구 성과를 발표하며, 국내외 반도체 산업의 경쟁력 강화에 이바지하고 있습니다. KAIST 혼합 신호 집적회로 연구실은 앞으로도 차세대 반도체 시스템에서 요구되는 고성능, 저전력, 고집적 데이터 변환기 및 혼합 신호 회로 솔루션을 지속적으로 개발할 예정입니다. 이를 통해 국내외 반도체 및 전자산업의 혁신을 선도하고, 미래 지향적 기술 발전에 기여할 것입니다.

Delta-Sigma Modulator
SAR ADC
SAR ADC
아날로그 및 혼합 신호 집적회로(Analog/Mixed-Signal IC) 설계
KAIST 혼합 신호 집적회로 연구실(MSICL)은 아날로그 및 혼합 신호 집적회로(Analog/Mixed-Signal IC) 설계 분야에서 세계적인 연구를 수행하고 있습니다. 아날로그 신호와 디지털 신호를 자유롭게 변환하고 처리하는 기술은 현대 전자기기의 핵심 요소로, 센서, 통신, 의료, 자동차 등 다양한 산업 분야에서 필수적으로 요구됩니다. 본 연구실은 특히 데이터 변환기(ADC/DAC)와 같은 핵심 회로의 설계 및 최적화에 중점을 두고 있습니다. 아날로그 회로는 자연계의 연속적인 신호를 디지털 시스템이 이해할 수 있도록 변환하는 역할을 하며, 혼합 신호 회로는 아날로그와 디지털 회로의 장점을 결합하여 고성능, 저전력, 소형화된 시스템 구현을 가능하게 합니다. 연구실에서는 저전력 아날로그-디지털 변환(ADC), 고속 데이터 변환기, 오류 보정 및 보정(calibration) 기술, 합성 가능한 데이터 변환기 설계 방법론 등 다양한 주제를 다룹니다. 이러한 연구는 반도체 기술의 발전과 함께 더욱 중요해지고 있으며, 실제 산업 현장에서도 높은 수요를 보이고 있습니다. 연구실은 최신 CMOS 공정에서의 회로 설계, 신호 무결성 확보, 전력 효율 극대화, 시스템 집적화 등 다양한 기술적 도전을 극복하기 위해 이론적 연구와 실험적 검증을 병행합니다. 또한, 실제 칩 제작 및 테스트를 통해 연구 결과의 실용성을 높이고, 산업계와의 협력을 통해 기술의 상용화에도 기여하고 있습니다.
고성능 데이터 변환기(ADC/DAC) 아키텍처 및 설계 기법
데이터 변환기, 즉 아날로그-디지털 변환기(ADC)와 디지털-아날로그 변환기(DAC)는 신호 처리 시스템의 핵심 부품으로, 신호의 정확한 변환과 고속 처리가 요구됩니다. 본 연구실은 파이프라인 ADC, SAR ADC, 플래시 ADC, 하이브리드 ADC 등 다양한 아키텍처의 고성능 데이터 변환기 설계에 대한 심도 있는 연구를 진행하고 있습니다. 각 아키텍처별로 저전력, 고속, 고해상도, 소형화 등 다양한 요구 조건을 만족시키기 위한 회로 및 시스템 설계 기법을 개발하고 있습니다. 특히, 배경 커패시터 트리밍, 연산 증폭기 재사용, 타이밍 스큐 보정, 디지털 오류 보정, 다중 비트/사이클 SAR 구조, 플래시-보조 타임 인터리브 SAR 등 첨단 설계 기법을 적용하여 데이터 변환기의 성능을 극대화하고 있습니다. 또한, 위성, 바이오센서, 이미지 센서 등 다양한 응용 분야에 적합한 맞춤형 데이터 변환기 개발도 활발히 이루어지고 있습니다. 이러한 연구는 최신 논문 및 국제 학회에서 꾸준히 발표되고 있으며, 실제 산업 현장에서도 널리 활용되고 있습니다. 연구실은 데이터 변환기의 정확도와 신뢰성을 높이기 위한 오류 허용 설계, 보정 알고리즘, 저잡음 비교기 설계 등 다양한 기술을 통합적으로 연구합니다. 이를 통해 차세대 반도체 시스템에서 요구되는 고성능, 저전력, 고집적 데이터 변환기 솔루션을 제시하고, 국내외 반도체 산업의 경쟁력 강화에 기여하고 있습니다.
다양한 응용을 위한 리드아웃 회로 및 저전력 CMOS 이미지 센서
MSICL 연구실은 차세대 메모리(PC-RAM), 바이오센서, CMOS 이미지 센서 등 다양한 응용 분야에 적합한 리드아웃 회로 설계에도 집중하고 있습니다. 리드아웃 회로는 저장된 정보를 정확하게 읽어내는 역할을 하며, 메모리 소자 및 센서의 성능을 좌우하는 중요한 요소입니다. 예를 들어, 저전력 및 고정확도의 로그형 2단계 ADC, 협소 피치 컬럼 병렬 구조, 델타 리드아웃 기법 등 혁신적인 설계가 적용되고 있습니다. 특히, CMOS 이미지 센서 분야에서는 이미지 특성을 활용한 전력 절감형 델타 리드아웃 기법, 멀티컬럼 병렬 SAR ADC 등 첨단 기술을 도입하여 고해상도, 저전력, 고속 이미징 시스템을 구현하고 있습니다. 이러한 연구는 의료, 헬스케어, 모바일, 위성 등 다양한 산업 분야에서의 실질적인 요구를 반영하고 있으며, 실제 칩 제작 및 상용화로 이어지고 있습니다. 연구실은 리드아웃 회로의 신호 무결성, 잡음 저감, 전력 효율화, 집적화 등 다양한 기술적 과제를 해결하기 위해 이론적 분석과 실험적 검증을 병행합니다. 또한, 바이오 신호 획득, 위성용 고전압 회로, 차세대 메모리 인터페이스 등 특수 목적 회로 설계에도 적극적으로 참여하고 있습니다.
1
A 0.38-mW 200-kHz-BW Digital-Intensive Single-Opamp Fourth-Order Continuous-Time Delta-Sigma Modulator With Third-Order Digital Noise Coupling in 28-nm CMOS
Kent Edrian Lozada, Ye-Dam Kim, Ho-Jin Kim, Youngjae Cho, Michael Choi, Seung-Tak Ryu
IEEE, JSSC, 2024
2
12-bit High-Voltage Current-Steering-Assisted R-2R DAC with RCM and Parallel Switch for Satellite-Applications
Charlie Tahar, Changyeop Lee, Hyojun Kim, Seung-Tak Ryu
IEEE TNS, 2024
3
An M-Metric Readout Circuit for MLC Phase-Change Memory With a Comparator-Based Push-Pull Bit-Line Driver
Ji-Wook Kwon, Dong-Hwan Jin, Min-Jae Seo, Seung-Tak Ryu
IEEE TCAS-II, 2024