이영우 연구실
반도체시스템공학과 이영우
이영우 연구실은 반도체시스템공학과를 기반으로 첨단 반도체 설계, 테스트, 보안, 그리고 인공지능 융합 기술을 선도적으로 연구하는 연구실입니다. 연구실은 VLSI 설계, DRAM 및 3D-IC 등 다양한 반도체 칩의 테스트 아키텍처 개발, 저핀수 테스트, 병렬 테스트, TSV 테스트 등 반도체 제조 및 검증 전반에 걸친 핵심 기술을 다루고 있습니다. 이러한 연구는 반도체 산업의 생산성 향상과 신뢰성 확보에 직접적으로 기여하고 있습니다.
특히, 연구실은 반도체 시스템의 보안성 강화를 위한 하드웨어 기반 보안 회로 설계에 많은 노력을 기울이고 있습니다. 마이크로프로빙, FIB 등 물리적 침투 공격을 실시간으로 감지하고 방어할 수 있는 다양한 보안 회로 및 알고리즘을 개발하여, 국가적 정보보호와 산업 경쟁력 강화에 중요한 역할을 하고 있습니다. 이와 관련된 연구 성과는 다수의 특허와 논문으로 발표되어 국내외적으로 높은 평가를 받고 있습니다.
또한, 인공지능 기술을 반도체 테스트 및 수리 예측 분야에 접목하여, 기존의 한계를 극복하고 테스트 효율성과 정확도를 크게 향상시키고 있습니다. 딥러닝 기반의 메모리 수리 예측, AI 기반 예비자원 최적화, 테스트 패턴 자동 생성 등은 반도체 제조 공정의 혁신을 이끌고 있습니다. 이러한 연구는 실제 산업 현장에 적용되어 실질적인 성과로 이어지고 있습니다.
연구실은 산학협력 및 정부과제 수행을 통해 실용화와 기술 이전에도 적극적으로 참여하고 있으며, 반도체 특성화 대학 지원사업, 스마트센서 전문인력 양성사업 등 다양한 국가 프로젝트를 주도하고 있습니다. 이를 통해 차세대 반도체 인재 양성과 미래 반도체 산업의 발전에 크게 기여하고 있습니다.
이영우 연구실은 앞으로도 반도체 설계 및 테스트, 보안, 인공지능 융합 분야에서 세계적인 연구 성과를 창출하고, 산업계와 학계의 가교 역할을 수행하며, 대한민국 반도체 산업의 글로벌 경쟁력 강화에 앞장설 것입니다.
VLSI 설계 및 반도체 테스트 아키텍처
본 연구실은 VLSI(초대규모 집적회로) 설계와 반도체 테스트 아키텍처 분야에서 선도적인 연구를 수행하고 있습니다. VLSI 설계는 집적회로의 집적도를 극대화하여 고성능, 저전력, 고신뢰성의 반도체 시스템을 구현하는 핵심 기술입니다. 연구실에서는 DRAM, 3D-IC, SoC 등 다양한 반도체 칩의 설계와 테스트를 위한 새로운 구조와 알고리즘을 개발하고 있습니다. 특히, 테스트 비용 절감과 병렬 테스트 효율 향상을 위한 저핀수 테스트 아키텍처, TSV(Through-Silicon-Via) 테스트 및 분석 회로, 에너지-품질 스케일러블 스캔 테스트 등 혁신적인 기술을 제안하고 있습니다.
이러한 연구는 실제 양산 환경에서의 테스트 시간 단축, 하드웨어 오버헤드 감소, 신뢰성 향상 등 산업적 요구에 부합하는 실질적인 성과로 이어지고 있습니다. 예를 들어, 병렬 테스트 기법, 테스트 데이터 압축, 자동화 테스트 장비(ATE) 개발 등은 반도체 제조 공정의 효율성을 극대화하는 데 중요한 역할을 하고 있습니다. 또한, 인공지능 기반의 메모리 수리 예측, 예비자원 최적화 등 첨단 기술을 접목하여 반도체 설계와 테스트의 지능화도 적극적으로 추진하고 있습니다.
연구실은 국내외 학술지 및 특허 출원을 통해 연구 성과를 활발히 발표하고 있으며, 산학협력 및 정부과제 수행을 통해 실용화와 기술 이전에도 힘쓰고 있습니다. 이러한 연구는 차세대 반도체 산업의 경쟁력 강화와 미래 반도체 인재 양성에도 크게 기여하고 있습니다.
반도체 보안 회로 및 침투 공격 대응 기술
반도체 시스템의 보안은 최근 물리적 침투 공격의 증가로 인해 그 중요성이 더욱 부각되고 있습니다. 본 연구실은 시스템 반도체에 대한 물리적 공격, 예를 들어 마이크로프로빙(microprobing)이나 집속 이온빔(FIB) 공격을 탐지하고 방어할 수 있는 보안 회로 설계에 집중하고 있습니다. 이러한 공격은 칩 내부의 민감한 정보를 직접적으로 탈취하거나 회로를 변조할 수 있어, 첨단 보안 기술의 개발이 필수적입니다.
연구실에서는 비대칭 신호 스캐닝, 타임스탬프 기반 보안 아키텍처, 메쉬 구조의 차폐층 등 다양한 하드웨어 기반 보안 솔루션을 개발하고 있습니다. 이들 기술은 반사 신호의 비대칭성, 신호 도착 시간의 불일치, 고유 암호화 특성 등을 활용하여 침투 공격을 실시간으로 감지하고, 공격 발생 시 신속하게 알람을 발생시키거나 신호 경로를 차단하는 기능을 갖추고 있습니다. 또한, 하드웨어 오버헤드를 최소화하면서도 높은 보안성을 유지할 수 있도록 설계 최적화에도 많은 노력을 기울이고 있습니다.
이러한 연구는 관련 특허 출원과 논문 발표를 통해 국내외적으로 인정받고 있으며, 실제 산업 현장에 적용 가능한 수준의 기술로 발전하고 있습니다. 반도체 보안 회로 연구는 미래 자율주행차, IoT, AI 반도체 등 다양한 응용 분야에서 핵심적인 역할을 할 것으로 기대되며, 국가적 차원의 정보보호와 산업 경쟁력 확보에도 크게 기여하고 있습니다.
인공지능 기반 반도체 테스트 및 수리 예측
본 연구실은 인공지능(AI) 기술을 반도체 테스트 및 수리 예측 분야에 적극적으로 도입하고 있습니다. 반도체 제조 공정의 복잡성이 증가함에 따라, 기존의 전통적인 테스트 및 수리 방식으로는 한계가 존재합니다. 이에 따라, 연구실에서는 딥러닝 기반의 메모리 수리 예측 모델, 인공지능을 활용한 예비자원 최적화, 테스트 패턴 자동 생성 등 첨단 AI 기술을 접목한 연구를 진행하고 있습니다.
특히, 합성곱 신경망(CNN)을 이용한 실패 비트맵 학습, 대용량 양산 데이터 분석을 통한 수율 예측, 인공지능 기반의 테스트 패턴 최적화 등은 반도체 테스트의 정확도와 효율성을 크게 향상시키고 있습니다. 이러한 기술은 테스트 시간과 비용을 절감할 뿐만 아니라, 불량 셀의 조기 발견 및 최적의 수리 방안 도출에도 중요한 역할을 하고 있습니다. 또한, AI 기반 테스트 자동화는 미래 반도체 제조 환경에서 필수적인 요소로 자리 잡고 있습니다.
연구실의 AI 기반 반도체 테스트 연구는 관련 특허와 논문을 통해 그 우수성이 입증되고 있으며, 산업계와의 협력을 통해 실제 제품 개발 및 양산 공정에 적용되고 있습니다. 앞으로도 인공지능과 반도체 기술의 융합을 통해 더욱 혁신적인 연구 성과를 창출할 계획입니다.
1
Timestamp-Based Secure Shield Architecture for Detecting Invasive Attacks
배준영, 오준석, 이영우, 이명진
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2023
2
Row Hammer Reduction Using a Buried Insulator in a Buried Channel Array Transistor
박진효, 김수연, 김동영, 김건, 박제원, 유순영, 이영우, 이명진
IEEE TRANSACTIONS ON ELECTRON DEVICES, 2022
3
4-Pole Hybrid HVDC Circuit Breaker for Pole-to-Pole (PTP) Fault Protection
김건, 박진효, 김수연, 김태훈, 장한승, 이영우, 이명진
IEEE ACCESS, 2022
1
1~800MHz 주파수 가변형 테스트 채널을 지원하는 차량용 AI 반도체 테스트 통합 모듈 개발
2
(국고-5차년도)칩렛 기반 차세대 반도체 구현 인재양성 사업단
3
[Ezbaro] 인공지능반도체 융합인력양성(인하대)(2차년도)
