RnDCircle Logo
허성민 연구실
한국과학기술원 생명화학공학과
허성민 교수
기본 정보
연구 분야
프로젝트
발행물
구성원

허성민 연구실

한국과학기술원 생명화학공학과 허성민 교수

허성민 연구실은 공정시스템공학을 기반으로 화학 및 에너지 공정의 모델링·제어·최적화를 수행하며, 특히 저탄소 수소생산, 재생에너지 연계 에너지 시스템, 탄소포집·활용(CCUS), 지속가능한 분리공정 설계와 같은 분야에서 불확실성을 고려한 의사결정, 경제성·환경성 평가, 디지털 기반 공정 설계 자동화를 통해 탄소중립형 차세대 공정기술 개발에 집중하고 있다.

대표 연구 분야
연구 영역 전체보기
공정 모델링, 제어 및 최적화 thumbnail
공정 모델링, 제어 및 최적화
주요 논문
5
논문 전체보기
1
article
|
인용수 1
·
2025
Growth of Tin Halide Perovskite Film on Two-Dimensional Hexagonal Boron Nitride via Thermal Evaporation
Taewan Roh, Youjin Reo, Seongmin Heo, Geonwoong Park, Wonryeol Yang, Beomjoo Ham, Jehyun An, Ju‐Hyun Jung, Seung‐Hwa Baek, Rock‐Hyun Baek, Cheol‐Joo Kim, Yong‐Young Noh
IF 18.2
ACS Energy Letters
Tin halide perovskites have served as channel materials for p-type transistors owing to their low hole effective mass and suitable hole density. However, they suffer from uncontrolled film crystallization, leading to excessive tin vacancies and self-p-doping. In this study, we report a facile way to grow three-dimensional (3D) tin halide perovskite films by thermal evaporation on a dangling-bond-free hexagonal boron nitride (hBN) surface. The hBN, transferred onto SiO2 as a gate dielectric/channel interlayer, offers a hydrophobic surface that promotes the crystallization of CsSnI3 films by reducing the nucleation site density, increasing the nuclei size, and promoting the formation of uniformly oriented enlarged grains. CsSnI3 films grown on hBN exhibit reduced pinholes and grain boundaries, reducing the concentration of tin vacancies. Thin-film transistors using these films demonstrate accelerated charge transport with large current modulation without any additives. The proposed strategy can facilitate the engineering of defect-free perovskite channel layers for integrated perovskite electronics.
https://doi.org/10.1021/acsenergylett.5c02309
Tin
Nucleation
Halide
Perovskite (structure)
Evaporation
Crystallization
Boron nitride
Thermal stability
2
article
|
인용수 19
·
2024
Two-Dimensional Tunneling Memtransistor with Thin-Film Heterostructure for Low-Power Logic-in-Memory Complementary Metal-Oxide Semiconductor
Taoyu Zou, Seongmin Heo, Gwon Byeon, S. S. Yoo, Mingyu Kim, Youjin Reo, Soonhyo Kim, Ao Liu, Yong‐Young Noh
IF 16
ACS Nano
With the demand for high-performance and miniaturized semiconductor devices continuously rising, the development of innovative tunneling transistors via efficient stacking methods using two-dimensional (2D) building blocks has paramount importance in the electronic industry. Hence, 2D semiconductors with atomically thin geometries hold significant promise for advancements in electronics. In this study, we introduced tunneling memtransistors with a thin-film heterostructure composed of 2D semiconducting MoS<sub>2</sub> and WSe<sub>2</sub>. Devices with the dual function of tuning and memory operation were realized by the gate-regulated modulation of the barrier height at the heterojunction and manipulation of intrinsic defects within the exfoliated nanoflakes using solution processes. Further, our investigation revealed extensive edge defects and four distinct defect types, namely monoselenium vacancies, diselenium vacancies, tungsten vacancies, and tungsten adatoms, in the interior of electrochemically exfoliated WSe<sub>2</sub> nanoflakes. Additionally, we constructed complementary metal-oxide semiconductor-based logic-in-memory devices with a small static power in the range of picowatts using the developed tunneling memtransistors, demonstrating a promising approach for next-generation low-power nanoelectronics.
https://doi.org/10.1021/acsnano.4c02711
Materials science
Heterojunction
Quantum tunnelling
Nanoelectronics
Semiconductor
Optoelectronics
Nanotechnology
Transistor
Stacking
Tungsten disulfide
3
article
|
인용수 8
·
2024
Monolithic three-dimensional integration with 2D material-based p-type transistors
Taoyu Zou, Youjin Reo, Seongmin Heo, Haksoon Jung, Soonhyo Kim, Ao Liu, Yong‐Young Noh
IF 26.8
Materials Science and Engineering R Reports
https://doi.org/10.1016/j.mser.2024.100893
Materials science
Transistor
Optoelectronics
Nanotechnology
Engineering
Electrical engineering
정부 과제
11
과제 전체보기
1
2025년 3월-2028년 12월
|826,667,000
CO2 포집-저장-활용 기술 온실가스 감축량 평가기술
CCUS 기술 공정 데이터베이스 구축 및 온실가스 감축량 평가기술 개발
이산화탄소 포집
이산화탄소 저장
이산화탄소 활용
감축량 평가
전과정평가
2
2022년 5월-2025년 2월
|48,384,000
지속 가능한 분리 공정 설계를 위한 최적 공정 구조 및 제어 구조의 동시 설계 방법 개발
본 연구과제에서는 지속 가능한 운전 특성을 가지는 분리 공정을 설계하기 위해 최적 공정 및 제어시스템을 동시에 자율화된 방식으로 설계할 수 있는 방법을 개발하는 것을 최종 목표로 한다. 본 연구과제에서 개발하는 설계 방법의 가장 큰 특징은 공정 초구조 개념과 그래프 이론을 활용하여 공정 설계 및 경제성/제품주기분석의 전과정을 자동화하고 이를 통합된 시스템의...
공정 설계
제어시스템 설계
경제성분석
제품주기분석
지속 가능한 운전
불확실성
그래프 이론
자율 설계
3
2022년 5월-2029년 2월
|2,072,500,000
분산형 저탄소 수소생산 연구센터
- 본 사업단은 최근 대두된 저탄소 및 수소경제의 중요성에 발맞춰 매체순환 공정의 장점인 고농도의 이산화탄소와 수소를 개별적으로 생산하는 방식을 제안하여 효율적으로 고농도의 이산화탄소를 포집해 활용하고 초고순도의 청정수소를 생산하고자 함.- 해당 생산기술에 탄소중립을 인정받을 수 있는 1) 바이오매스 · 바이오가스 등 폐원료 활용 기술, 2) 태양광 등 재...
분산형 수소생산
바이오매스 가스화
저온 물분해
탄소중립
바이오가스