반도체 및 전자재료의 세정 공정은 미세화되는 반도체 소자에서 결함을 최소화하고, 고품질의 집적회로를 구현하기 위해 필수적인 기술입니다. 본 연구실에서는 웨이퍼 표면에 존재하는 나노 입자, 금속 오염물, 유기물 등 다양한 오염원을 효과적으로 제거할 수 있는 첨단 세정 공정을 개발하고 있습니다. 특히, 물리적 세정과 화학적 세정의 융합, 메가소닉 및 초음파 세정, 가스 클러스터 드라이 클리닝 등 다양한 세정 방법을 적용하여, 패턴 손상 없이 높은 세정 효율을 달성하는 데 중점을 두고 있습니다. 세정 공정의 핵심은 오염물의 부착력과 제거력의 정밀한 제어에 있습니다. 이를 위해 표면의 젖음성, 표면 에너지, 계면 활성제의 역할, 버블 캐비테이션 현상 등 기초적인 표면 및 계면 현상을 심도 있게 분석하고, 이를 바탕으로 최적의 세정 조건을 도출합니다. 또한, 환경 친화적 세정 화학물질의 개발과 적용을 통해, 반도체 제조 공정의 친환경성과 안전성도 함께 고려하고 있습니다. 최근에는 EUV(극자외선) 마스크 및 펠리클, 3D-NAND 등 차세대 반도체 공정에 적합한 무결점 세정 기술 개발에도 집중하고 있습니다. 미세 패턴 손상 방지, 고진공 환경에서의 건식 세정, 고가의 마스크 보호 등 산업 현장의 실질적인 요구에 부응하는 혁신적인 세정 솔루션을 제시하고 있으며, 이를 통해 반도체 소자의 수율 향상과 신뢰성 확보에 기여하고 있습니다.

화학기계적 평탄화(CMP)는 반도체 제조에서 표면의 평탄도를 확보하고, 다층 배선 구조의 신뢰성을 높이기 위한 핵심 공정입니다. 본 연구실은 다양한 금속(구리, 텅스텐, 코발트 등) 및 절연막(산화막, 질화막 등)에 적용 가능한 CMP 슬러리와 패드, 컨디셔너, 브러시 등 소모품의 특성화 및 최적화 연구를 수행하고 있습니다. 특히, 슬러리 내 연마 입자와 첨가제(부식 억제제, 계면활성제 등)의 상호작용, 표면 반응 메커니즘, 패드 컨디셔너의 내구성 및 오염 방지 기술 등 CMP 공정의 전반적인 효율과 품질 향상에 중점을 두고 있습니다. CMP 이후에는 표면에 남아있는 연마 입자, 유기 잔류물, 금속 오염물 등을 완벽하게 제거하는 Post-CMP 세정 공정이 필수적입니다. 본 연구실은 PVA 브러시, 메가소닉, 다양한 세정 솔루션을 활용하여, 브러시 오염 및 크로스 컨타미네이션 문제, 세정 효율 저하, 미세 결함 발생 등 실제 산업 현장에서 발생하는 문제를 체계적으로 분석하고 해결책을 제시합니다. 특히, 브러시의 구조적 특성(스킨 레이어 유무, 브러시 타입 등)과 세정 조건(용액 pH, 이온 농도, 초음파 조건 등)이 세정 성능과 오염물 재부착에 미치는 영향을 정량적으로 규명하고 있습니다. 최근에는 10nm 이하 초미세 소자, 3D 구조, III-V족 반도체 등 차세대 반도체 공정에 최적화된 CMP 및 세정 기술 개발에 박차를 가하고 있습니다. 슬러리 내 첨가제의 분자 설계, 환경 친화적 세정 화학물질, 고효율 브러시 컨디셔닝, 실시간 공정 모니터링 등 다양한 혁신 기술을 접목하여, 반도체 제조의 생산성과 신뢰성, 환경 안전성까지 모두 만족시키는 통합 솔루션을 제공하고 있습니다.