SYSTEM PACKAGING AND INTERCONNECTION (SPAI) LABORATORY
세종대학교 본교(제1캠퍼스) 반도체시스템공학과
김영우 교수
Reinforcement Learning
High Bandwidth Memory
Interposer Design
홈
V3_minor
SYSTEM PACKAGING AND INTERCONNECTION (SPAI) LABORATORY
반도체시스템공학과 김영우
SYSTEM PACKAGING AND INTERCONNECTION (SPAI) LABORATORY는 반도체시스템공학과에 소속된 연구실로, 주로 신호 무결성, 고대역폭 메모리, 강화 학습, 인터포저 설계, 전자기 호환성 분야에서 활발한 연구를 진행하고 있습니다. 특히, 고대역폭 메모리(HBM)와 관련된 연구에서 두드러진 성과를 보이고 있으며, 최근에는 신호 무결성을 고려한 TSV 배열 설계와 강화 학습을 결합한 연구를 통해 혁신적인 결과를 도출하였습니다. 또한, PAM-4 기반 고속 직렬 링크의 설계 최적화를 위한 베이지안 탐색 모방 학습 방법을 개발하였으며, 신호 무결성 분석을 위한 가속화된 통계적 아이 다이어그램 추정 방법을 제안하였습니다. 이러한 연구들은 학계와 산업계에서 높은 평가를 받고 있으며, 다양한 국제 학술지와 컨퍼런스에서 발표되었습니다.
Reinforcement Learning
High Bandwidth Memory
Interposer Design
대표 연구 분야
연구 영역 전체보기
고속 메모리 모듈의 신호 무결성 최적화
고속 메모리 모듈의 신호 무결성 최적화 연구는 높은 대역폭 메모리(HBM) 모듈 내에서 신호 및 전력 무결성을 확보하기 위한 다양한 방법을 연구합니다. 이 연구는 심층 강화 학습 및 베이지안 탐색 모방 학습과 같은 첨단 기계 학습 기법을 활용하여 최적의 배선 설계 및 하이브리드 이퀄라이저 설계를 진행합니다. 이를 통해 고속 직렬 인터커넥트 및 저손실 글라스 기판 기반 인터포저에서의 전기적 성능을 분석하고 최적화합니다. 또한, 주파수 분산을 고려한 전송 분석 및 비선형 전력/그라운드 노이즈를 고려한 신호 및 전력 무결성 공동 설계 등도 포함됩니다. 이 연구의 결과는 고속 메모리 시스템의 성능 향상과 신뢰성 증대에 크게 기여할 수 있습니다.
주요 논문
44
발행물 전체보기
1
Policy-based Reinforcement Learning (RL) for Through Silicon Via (TSV) Array Design in High Bandwidth Memory (HBM) Considering Signal Integrity (SI)
Kunwoo Kim, Hyunwook Park, Seongguk Kim, Youngwoo Kim, Kyungjune Son, Daehwan Lho, Keeyoung Son, Taein Shin, Boogyo Sim, Joonsang Park, Shinyoung Park, Joungho Kim
IEEE Transactions on Components, Packaging and Manufacturing Technology, 2024
2
Bayesian Exploration Imitation Learning-Based Contextual via Design Optimization Method of PAM-4-Based High-Speed Serial Link
Jihun Kim, Minsu Kim, Haeyeon Kim, Hyunwook Park, Seonguk Choi, Joonsang Park, Boogyo Sim, Keeyoung Son, Seongguk Kim, Jinwook Song, Youngwoo Kim, Joungho Kim
IEEE Transactions on Electromagnetic Compatibility, 2023
3
Accelerated Statistical Eye Diagram Estimation Method for Efficient Signal Integrity Analysis
Junyong Park, Youngwoo Kim, Donghyun Kim
IEEE Access, 2023