RnDCircle Logo
김성호 연구실
이화여자대학교 융합전자반도체공학부
김성호 교수
기본 정보
연구 분야
프로젝트
발행물
구성원

김성호 연구실

이화여자대학교 융합전자반도체공학부 김성호 교수

김성호 연구실은 반도체 소자 물리와 회로를 기반으로 저항변화메모리, 멤리스터, 인메모리 컴퓨팅, 뉴로모픽 AI 하드웨어, 확률론적 컴퓨팅, 그리고 그래핀·탄소나노튜브·실리콘 나노와이어를 활용한 나노 광전자 소자를 연구하며, 고집적·저전력·고신뢰성 차세대 지능형 반도체 시스템 구현을 목표로 하는 융합형 반도체 연구를 수행하고 있다.

대표 연구 분야
연구 영역 전체보기
저항변화메모리와 멤리스터 기반 인메모리 컴퓨팅 thumbnail
저항변화메모리와 멤리스터 기반 인메모리 컴퓨팅
주요 논문
5
논문 전체보기
1
article
|
hybrid
·
인용수 1
·
2025
Vertical Self‐Rectifying Memristive Arrays for Page‐Wise Parallel Logic and Arithmetic Processing
K.-A. Son, Jea Min Cho, Dong Hoon Shin, Yeong Rok Kim, N. Ghenzi, Sunwoo Cheong, Byeong‐Su Kim, Jung‐Kyu Lee, Sungho Kim, Wonho Choi, Soo Hyung Lee, Janguk Han, Cheol Seong Hwang
IF 26.8
Advanced Materials
Logic-in-memory (LIM) architectures are explored to address the data transfer bottleneck of conventional von Neumann architectures by integrating computation directly within memory arrays. Among various candidates, memristor-based LIM systems have gained significant attention due to their non-volatile switching behavior and compatibility with dense integration. In this work, a page-wise LIM architecture is implemented using a 3D vertical resistive random-access memory array composed of self-rectifying Pt-Ta<sub>2</sub>O<sub>5</sub>-Al:HfO<sub>2</sub>-TiN memristors. Two logic primitives-1 M and 2 M logic-are employed to perform intra-page and inter-page operations, respectively, enabling core Boolean functions to be executed entirely within the array through resistive state transitions. Based on these logic operations, a memristive arithmetic logic unit (mALU) is designed to perform essential arithmetic functions, including addition, subtraction, increment, and decrement. Owing to the vertical structure of vertical resistive random-access memory, a 2-bit full adder is implemented with a footprint of only three cells and completed in 12 steps. The proposed intra-and inter-page operations, along with complete mALU functionality, are experimentally demonstrated with high reproducibility. Combined with significantly reduced spatiotemporal cost, these results highlight the promise of this architecture for scalable and energy-efficient in-memory computing.
https://doi.org/10.1002/adma.202514099
Von Neumann architecture
Arithmetic logic unit
Bottleneck
Adder
Scalability
Resistive touchscreen
Logic gate
Memory footprint
Computation
2
article
|
hybrid
·
인용수 1
·
2025
Spatiotemporal Reservoir Computing with a Reconfigurable Multifunctional Memristor Array
Sungho Kim, Dong‐Hoon Shin, Wonho Choi, Sunwoo Cheong, Sung Keun Shim, Soo Hyung Lee, Janguk Han, Yoon Ho Jang, K.-A. Son, N. Ghenzi, Cheol Seong Hwang
IF 26.8
Advanced Materials
The existing physical implementations of reservoir computing are constrained mainly by time-delay architectures that lack capabilities for spatial data processing. This study presents a multifunctional memristor-based reservoir computing system, the memristive echo state network (MESN), which enables spatiotemporal computation within a single device crossbar array. Utilizing a reconfigurable Ta/HfO<sub>2</sub>/RuO<sub>2</sub> memristor, three distinct switching modes are realized: stochastic for input masking, bistable for sigmoidal activation, and analog for precise readout. A full in-memory implementation is experimentally demonstrated using a one-transistor-one-resistor crossbar array integrated with indium oxide thin-film transistors. Spatial inference is validated through cellular automata, confirming reliable hardware operation. High-level simulations based on the hardware results demonstrate the performance of the proposed MESN, achieving high accuracy in predicting the Lorenz attractor and classifying attention-deficit/hyperactivity disorder. The system also predicted the Kuramoto-Sivashinsky equation, representing the first memristor-based reservoir to model complex spatiotemporal partial differential equations. These results highlight the potential of multifunctional memristor arrays for scalable in-memory spatiotemporal computing.
https://doi.org/10.1002/adma.202510635
Reservoir computing
Crossbar switch
Memristor
Scalability
Neuromorphic engineering
Bistability
Computation
Linearization
Inference
3
article
|
인용수 149
·
2014
Carbon Nanotube and Graphene Hybrid Thin Film for Transparent Electrodes and Field Effect Transistors
Sungho Kim, Wooseok Song, Min Wook Jung, Min‐A Kang, Ki Woong Kim, Sung‐Jin Chang, Sun Sook Lee, Jongsun Lim, Jin‐Ha Hwang, Sung Myung, Ki‐Seok An
IF 26.8
Advanced Materials
Single-walled carbon nanotubes and graphene hybrid films with complementary properties are combined for use in high-performance transparent electrodes and field-effect transistors (FETs). Based on the transfer characteristics for the hybrid film-based FETs, an improved Ion/Ioff and on-state current are achieved, compared with pristine graphene. Notably, the hybrid film has a sheet resistance of 300 Ω/sq with 96.4% transparency. As a service to our authors and readers, this journal provides supporting information supplied by the authors. Such materials are peer reviewed and may be re-organized for online delivery, but are not copy-edited or typeset. Technical support issues arising from supporting information (other than missing files) should be addressed to the authors. Please note: The publisher is not responsible for the content or functionality of any supporting information supplied by the authors. Any queries (other than missing content) should be directed to the corresponding author for the article.
https://doi.org/10.1002/adma.201400463
Materials science
Graphene
Carbon nanotube
Nanotechnology
Field-effect transistor
Transparency (behavior)
Transistor
Electrode
Sheet resistance
Hybrid material
정부 과제
7
과제 전체보기
1
2025년 8월-2035년 2월
|13,600,000,000
멀티스케일 물질 및 시스템 연구소
본 국가연구소의 최종 목표는 기존의 단일 학문·개별 연구 중심 체계를 뛰어넘어 대학·출연연·산업체·해외기관을 연결하는 개방형 플랫폼 기반의 '문제 해결형 융합 연구소'를 구현하는 것임. 특히, 원자-분자 스케일부터 소자·시스템 레벨까지 아우르는 멀티스케일 접근을 통해 기초과학에서 응용기술까지의 전주기 통합 혁신을 이끌고, 초격차 신소재 및 융합기술을 창출하...
소재
소자
시스템
멀티스케일
인공지능
2
2024년 8월-2027년 8월
|64,537,000
고신뢰성 확률론적 비트 기반 초저전력 확률론적 컴퓨팅 회로 및 알고리즘 개발
▶ 기존 확률론적컴퓨팅(p-computing) 연구의 한계 : - 기존 연구에서 p-bit의 신뢰성에 대한 분석이 전혀 이루어지지 않았음- 또한 물리적 해석 기반 회로 모델 개발이 없어 주변회로 설계를 위한 시뮬레이션이 어려움- 그리고 p-computing의 에너지효율을 극대화할 수 있는 알고리즘에 대한 연구도 부족함▶ 본 연구과제의 목표 : 1) 2차원 ...
확률론적 컴퓨팅
확률론적 비트
고신뢰성
이차원 반도체 물질
초저전력 연산
3
주관|
2022년 6월-2025년 2월
|450,000,000
도메인특화 반도체설계 여성 인력양성
본 과제는 도메인특화 반도체설계 분야의 산업 경쟁력 강화를 위해 여성 핵심 인력 양성 체계를 구축하는 연구임. 연구 목표는 학부 전공트랙을 산업계 수요 기반으로 개발·운영하여 기술 인력을 안정적으로 공급하는 데 있음. 핵심 연구 내용은 1차년도 설계 인프라 구축 및 전공트랙 개발, 2차년도 상용 EDA 툴 중심 실무교육과 산학프로젝트 발굴, 3차년도 도메인특화 Circuit 트랙 / SoC 트랙 기반 양성 체계 고도화임. 기대 효과는 반도체 분야 산업경쟁력 강화를 위한 기술 인력양성 및 공급임.
인력양성
도메인특화반도체
여성인력양성
집적회로설계
시스템온칩설계
최신 특허
특허 전체보기
상태출원연도과제명출원번호상세정보
거절2022센서 퓨전 장치 및 이를 구비하는 멀티 센서 시스템1020220097318
소멸2009차지펌핑을 이용한 바이오센서, 바이오센서 소자, 바이오센서 소자의 제조방법 및 바이오 물질 검출 방법1020090071409
등록2009저항 변화 메모리1020090003763
전체 특허

센서 퓨전 장치 및 이를 구비하는 멀티 센서 시스템

상태
거절
출원연도
2022
출원번호
1020220097318

차지펌핑을 이용한 바이오센서, 바이오센서 소자, 바이오센서 소자의 제조방법 및 바이오 물질 검출 방법

상태
소멸
출원연도
2009
출원번호
1020090071409

저항 변화 메모리

상태
등록
출원연도
2009
출원번호
1020090003763