직경 8인치 실리콘 기판 위의 견고한 n형 GaN 템플릿 상단에 LED 구조를 성장시켰으며, 충분한 Si 도핑 조건에서도 균열 없이 7 μm 두께의 템플릿을 확보함과 동시에 낮은 전위 밀도도 달성하였다. Si 위의 n-GaN 템플릿에서 이와 같은 높은 결정 품질은 응력 보상층과 전위 감소층을 조합하여 최적화함으로써 얻었다. LED 구조의 웨이퍼 휨(wafers bowing)은 20 μm 미만으로 잘 제어되고 측정되었으며, Si 기판 위 LED의 워페이지(warpage)는 8인치 Si 기판의 초기 휨에 강하게 의존하는 것으로 확인되었다. 8인치 Si 기판 위에서 성장한 LED 시료의 GaN (0002) 및 (10-12) ϴ-로킹 곡선의 반치폭(full-width at half-maximum, FWHM) 값은 각각 220 및 320 arcsec이었다. FWHM GaN (0002)에서 최소값과 최대값의 차이는 40 arcsec이었다. 전위 밀도는 in-situ SiH4 및 NH₃ 처리 후 원자힘현미경(atomic force microscopy, AFM)으로 약 2~3×10⁸/cm²로 측정되었다. 8인치 InGaN/GaN LED의 측정된 준-내부 양자 효율(quasi internal quantum efficiency)은 여기 전력 및 온도 의존적 광발광(photoluminescence) 방법으로 ~90 %였다. 8인치 Si 기판 위에서 성장한 수직(vertical) InGaN/GaN LED의 무봉지(un-encapsulated) 측정 조건에서, 1.4×1.4 mm² 칩(중앙값 성능을 대표)의 전체 출력 전력은 구동 전류 350 mA에서 순방향 전압 3.2 V와 함께 484 mW를 초과하였다.