□ 1T-DRAM 기반 PIM 인공지능 소자의 구조 및 특성 연구 ▶ 채널 내부에 정보 저장이 가능한 1T-DRAM의 다양한 구조에 관해 연구함 ▶ 1T-DRAM의 스위칭/메모리 특성을 분석함 □ 1T-DRAM 기반 PIM 인공지능 소자의 공정 최적화 및 제작 ▶ 공정 시뮬레이션을 활용하여 공정 조건들과 1T-DRAM 구조 변화에 따른 채널의 형태와 전기적 특성 변화를 분석함 ▶ 1T-DRAM의 스위칭/메모리 특성을 평가하고 공정 시뮬레이션 결과와 비교/분석함 ▶ 공정 최적화가 완료된 1T-DRAM을 배열하여 로직 연산 수행 성능을 검증함 □ 1T-DRAM 기반 PIM 인공지능 배열소자의 스테이트풀 로직 연산 기능 구현 및 연산 수행 능력 평가 ▶ 1T-DRAM 배열소자의 스테이트풀 로직 연산을 위한 read, write, hold의 동작 전압 조건을 최적화함 ▶ 로직(NAND, NOR, XOR 등) 연산에 대한 1T-DRAM의 수, 연산 횟수 및 순서를 확립함 □ 1T-DRAM 기반 PIM 인공지능 배열소자의 full adder 산술 연산 기능 구현 ▶ 스테이트풀 로직 연산이 안정적으로 동작할 수 있는 최소의 저항값을 탐색하고 이에 따른 동작 전압 조건을 확립함 ▶ Full adder 연산 효율을 최대로 높일 수 있는 최소의 소자 개수와 연산 step을 확보하고, 산술 연산 수행 능력을 평가함 □ 1T-DRAM 기반 PIM 인공지능 배열소자를 이용한 BNN의 MAC 기능 구현 ▶ 1T-DRAM 배열소자의 BNN 구현을 위한 XNOR 연산 read, write, hold의 동작 전압 조건을 최적화함 ▶ BNN의 XNOR 연산을 위한 시냅스의 구성 및 가중치, 뉴런 입력신호, 시냅스 출력신호를 확립함 ▶ 1T-DRAM 배열소자의 XNOR 연산을 구현하고 수행 성능을 평가함 ▶ 1T-DRAM 배열소자를 이용한 MAC 기능을 구현함 □ TCAD 시뮬레이션을 통한 1T-DRAM 기반 PIM 인공지능 소자의 scaling down 연구 ▶ 1T-DRAM의 게이트 길이 scaling down을 진행하고 이에 따른 단일소자의 스위칭 및 메모리 특성을 분석함 ▶ 15 nm급 1T-DRAM의 로직 연산 기능 검증을 위한 mixed-mode 시뮬레이션 환경을 구축하고 연산 수행 성능을 평가함