두 개의 특징(SNR 및 상호정보)을 사용하는 두 개의 신경망을 WLAN 표준을 만족하도록 목표화한 링크 적응에 적용한다. 신경망 기반 링크 적응의 유용성은 WLAN에서 검증되며, 또한 처리율(throughput)과 지연(latency)을 통해 성능을 분석하여 전통적 접근 대비 신경망 기반 링크 적응이 제공하는 실질적 이득을 도출한다. top-1 오차의 경우 다층 퍼셉트론에서 정확도 91.2%, 합성곱 신경망에서 95%를 보인다. 상호정보 기반 및 SNR 기반 분류의 히스토그램 분포로부터, 상호정보가 합성곱 신경망 기반 링크 적응에서 추출되는 특징으로서 SNR보다 더 좋거나 비슷한 수준으로 기능할 수 있다는 추정을 한다.

본 논문은 루프 타일링(loop tiling)에 따른 합성곱 신경망(CNN) 가속기 성능의 의존성을 분석한다. 보다 구체적으로, CNN 가속기 성능의 폐형식(closed-form) 표현에 기초하여, 타일 크기에 대한 의존성은 도함수(derivative), 점근선(asymptote) 및 계산 제한 조건과 통신 제한 조건 간 전환점(switching point)으로 특성화된다. 본 분석은 불필요한 정적 랜덤 액세스 메모리(SRAM) 크기 증가를 피하면서 요구되는 성능을 달성하기 위해 타일 크기를 어떻게 결정하는지에 대한 유용한 통찰을 제공한다. 또한 본 논문은 CNN 가속기를 위한 자원 제약 하의 최적 루프 타일링을 다룬다. 온칩 버퍼 크기 또는 곱셈-누산(MAC) 배열 크기에 대한 제약이 주어졌을 때, 성능을 최대화하도록 타일 크기를 최적화한다. 최적 타일 크기에 대한 폐형식 표현은 최대 성능을 위해 사용 가능한 하드웨어 자원을 어떻게 배분할지에 대한 유용한 통찰을 제공한다. 성능 평가 결과, 제안된 타일 크기는 거의 최대 성능을 달성하며, 이는 완전 탐색에 의존하지 않고 타일 크기를 최적화할 수 있게 해 설계 공간 탐색(design space exploration)을 가속한다.

이 논문에서는 높은 스루풋 성능을 보이는 IEEE 무선 근거리망 (WLAN) 매체 접속 제어 (MAC) 시스템의 FPGA 구현을 소개한다. 최적의 설계 절차를 위해, 기존 구조의 스루풋 병목을 분석하고, SystemC 기반 트랜잭션 수준 모델의 모의실험을 이용해 스루풋을 개선했다. 또한, 하드웨어-소프트웨어 분할 기법 및 송신 큐를 써서 기존의 MAC 아키텍처를 개선하였다. 물리 계층 속도 600Mbps에서 제안하는 아키텍처의 MAC 효율은, 레거시 MAC 아키텍처에 비해 음성과 비디오 접속 카테고리에서 각각 4배와 4.35배 증가하였다. 구현된 결과는 비디오 접속 카테고리 패킷이 물리 계층 속도 600Mbps에서 MAC 스루풋 450Mbps로 전송될 수 있음을 보임으로써, MAC 효율 75%를 달성하였다. 또한, 제안하는 시스템 아키텍처의 자원 이용률은 Xilinx Virtex5LX330 FPGA 프로토타이핑 보드 상에서 14%였다.

불균일한 조명, 잎이나 가지의 가림, 그리고 과일 간의 중첩은 자연 환경에서 자동 수확 로봇이 토마토를 탐지하는 정확성에 유의미한 영향을 준다. 본 연구에서는 이러한 실무적 과제를 해결하기 위한 고성능·고정확도의 토마토 탐지 알고리즘인 SBCS-YOLOv5s를 제안한다. SBCS-YOLOv5s는 YOLOv5s에 SE, BiFPN, CARAFE 및 Soft-NMS 모듈을 통합하여 모델의 특징 표현 능력을 향상시킨다. 먼저, SE attention 모듈과 C3 모듈을 결합하여 C3SE 모듈을 구성하고, YOLOv5s 백본 아키텍처 내의 기존 C3 모듈을 C3SE 모듈로 교체하였다. SE attention 모듈은 채널 방향의 관계를 모델링하고 특징 맵의 적응적 재보정(adaptive re-calibration)을 수행하여 중요한 정보를 포착하며, 이는 모델의 특징 추출 성능 향상에 도움을 준다. 또한 SE 모듈의 특징 적응적 재보정 능력은 환경 조건 변화에 대한 모델의 강건성을 높일 수 있다. 다음으로, 기존 PANet 다중 스케일 특징 융합 네트워크를 효율적인 가중(weighted) 양방향 특징 피라미드 네트워크인 Bi-directional Feature Pyramid Network (BiFPN)으로 대체하였다. 이러한 적용은 고수준 및 저수준 특징의 포괄적 융합을 위해 유용한 가중치를 모델이 결정하는 데 도움을 준다. 셋째, 넥(neck) 네트워크에서 일반적인 업샘플링 연산자를 Content Aware Reassembly of Features (CARAFE)로 교체하였다. 이를 통해 더 많은 의미 정보를 포함하는 향상된 특징 맵을 생성할 수 있다. 아울러 CARAFE의 공간적 세부 사항을 강화하는 능력은 특히 과일이 매우 겹쳐 있는 토마토의 경우 서로 인접한 과일들을 더 잘 구분하게 하여, 병합 탐지 횟수를 잠재적으로 감소시킬 수 있다. 마지막으로, 가려지고 중첩된 과일의 식별을 보다 정확히 수행하기 위해 기존 Non-Maximum-Suppression (NMS) 알고리즘을 Soft-NMS 알고리즘으로 대체하였다. Soft-NMS는 연속적인 가중치 부여 방식을 채택하므로, 다양한 객체 크기에 더 잘 적응하여 영상 내에서 작은 과일 또는 큰 과일을 처리하는 능력을 향상시킨다. 주목할 점은, 이를 수행함에 있어 계산 복잡도(computational complexity)의 변화는 도입되지 않았다는 것이다. 실험 결과, SBCS-YOLOv5s는 평균 정밀도(mean average precision, mAP (0.5:0.95)) 87.7%를 달성하였으며, 이는 원래의 YOLOv5s 모델 대비 3.5% 우수한 성능이다. 또한 SBCS-YOLOv5s는 이미지당 2.6 ms의 탐지 속도를 보였다. 다른 최신 탐지 알고리즘들과 비교하여 SBCS-YOLOv5s는 가장 우수한 성능을 나타내었고, 자연 환경에서의 토마토 탐지에 큰 잠재력을 보여주었다.

두 개의 특징(SNR 및 상호정보)을 사용하는 두 개의 신경망을 WLAN 표준을 만족하도록 목표화한 링크 적응에 적용한다. 신경망 기반 링크 적응의 유용성은 WLAN에서 검증되며, 또한 처리율(throughput)과 지연(latency)을 통해 성능을 분석하여 전통적 접근 대비 신경망 기반 링크 적응이 제공하는 실질적 이득을 도출한다. top-1 오차의 경우 다층 퍼셉트론에서 정확도 91.2%, 합성곱 신경망에서 95%를 보인다. 상호정보 기반 및 SNR 기반 분류의 히스토그램 분포로부터, 상호정보가 합성곱 신경망 기반 링크 적응에서 추출되는 특징으로서 SNR보다 더 좋거나 비슷한 수준으로 기능할 수 있다는 추정을 한다.

본 논문은 루프 타일링(loop tiling)에 따른 합성곱 신경망(CNN) 가속기 성능의 의존성을 분석한다. 보다 구체적으로, CNN 가속기 성능의 폐형식(closed-form) 표현에 기초하여, 타일 크기에 대한 의존성은 도함수(derivative), 점근선(asymptote) 및 계산 제한 조건과 통신 제한 조건 간 전환점(switching point)으로 특성화된다. 본 분석은 불필요한 정적 랜덤 액세스 메모리(SRAM) 크기 증가를 피하면서 요구되는 성능을 달성하기 위해 타일 크기를 어떻게 결정하는지에 대한 유용한 통찰을 제공한다. 또한 본 논문은 CNN 가속기를 위한 자원 제약 하의 최적 루프 타일링을 다룬다. 온칩 버퍼 크기 또는 곱셈-누산(MAC) 배열 크기에 대한 제약이 주어졌을 때, 성능을 최대화하도록 타일 크기를 최적화한다. 최적 타일 크기에 대한 폐형식 표현은 최대 성능을 위해 사용 가능한 하드웨어 자원을 어떻게 배분할지에 대한 유용한 통찰을 제공한다. 성능 평가 결과, 제안된 타일 크기는 거의 최대 성능을 달성하며, 이는 완전 탐색에 의존하지 않고 타일 크기를 최적화할 수 있게 해 설계 공간 탐색(design space exploration)을 가속한다.

이 논문에서는 높은 스루풋 성능을 보이는 IEEE 무선 근거리망 (WLAN) 매체 접속 제어 (MAC) 시스템의 FPGA 구현을 소개한다. 최적의 설계 절차를 위해, 기존 구조의 스루풋 병목을 분석하고, SystemC 기반 트랜잭션 수준 모델의 모의실험을 이용해 스루풋을 개선했다. 또한, 하드웨어-소프트웨어 분할 기법 및 송신 큐를 써서 기존의 MAC 아키텍처를 개선하였다. 물리 계층 속도 600Mbps에서 제안하는 아키텍처의 MAC 효율은, 레거시 MAC 아키텍처에 비해 음성과 비디오 접속 카테고리에서 각각 4배와 4.35배 증가하였다. 구현된 결과는 비디오 접속 카테고리 패킷이 물리 계층 속도 600Mbps에서 MAC 스루풋 450Mbps로 전송될 수 있음을 보임으로써, MAC 효율 75%를 달성하였다. 또한, 제안하는 시스템 아키텍처의 자원 이용률은 Xilinx Virtex5LX330 FPGA 프로토타이핑 보드 상에서 14%였다.

불균일한 조명, 잎이나 가지의 가림, 그리고 과일 간의 중첩은 자연 환경에서 자동 수확 로봇이 토마토를 탐지하는 정확성에 유의미한 영향을 준다. 본 연구에서는 이러한 실무적 과제를 해결하기 위한 고성능·고정확도의 토마토 탐지 알고리즘인 SBCS-YOLOv5s를 제안한다. SBCS-YOLOv5s는 YOLOv5s에 SE, BiFPN, CARAFE 및 Soft-NMS 모듈을 통합하여 모델의 특징 표현 능력을 향상시킨다. 먼저, SE attention 모듈과 C3 모듈을 결합하여 C3SE 모듈을 구성하고, YOLOv5s 백본 아키텍처 내의 기존 C3 모듈을 C3SE 모듈로 교체하였다. SE attention 모듈은 채널 방향의 관계를 모델링하고 특징 맵의 적응적 재보정(adaptive re-calibration)을 수행하여 중요한 정보를 포착하며, 이는 모델의 특징 추출 성능 향상에 도움을 준다. 또한 SE 모듈의 특징 적응적 재보정 능력은 환경 조건 변화에 대한 모델의 강건성을 높일 수 있다. 다음으로, 기존 PANet 다중 스케일 특징 융합 네트워크를 효율적인 가중(weighted) 양방향 특징 피라미드 네트워크인 Bi-directional Feature Pyramid Network (BiFPN)으로 대체하였다. 이러한 적용은 고수준 및 저수준 특징의 포괄적 융합을 위해 유용한 가중치를 모델이 결정하는 데 도움을 준다. 셋째, 넥(neck) 네트워크에서 일반적인 업샘플링 연산자를 Content Aware Reassembly of Features (CARAFE)로 교체하였다. 이를 통해 더 많은 의미 정보를 포함하는 향상된 특징 맵을 생성할 수 있다. 아울러 CARAFE의 공간적 세부 사항을 강화하는 능력은 특히 과일이 매우 겹쳐 있는 토마토의 경우 서로 인접한 과일들을 더 잘 구분하게 하여, 병합 탐지 횟수를 잠재적으로 감소시킬 수 있다. 마지막으로, 가려지고 중첩된 과일의 식별을 보다 정확히 수행하기 위해 기존 Non-Maximum-Suppression (NMS) 알고리즘을 Soft-NMS 알고리즘으로 대체하였다. Soft-NMS는 연속적인 가중치 부여 방식을 채택하므로, 다양한 객체 크기에 더 잘 적응하여 영상 내에서 작은 과일 또는 큰 과일을 처리하는 능력을 향상시킨다. 주목할 점은, 이를 수행함에 있어 계산 복잡도(computational complexity)의 변화는 도입되지 않았다는 것이다. 실험 결과, SBCS-YOLOv5s는 평균 정밀도(mean average precision, mAP (0.5:0.95)) 87.7%를 달성하였으며, 이는 원래의 YOLOv5s 모델 대비 3.5% 우수한 성능이다. 또한 SBCS-YOLOv5s는 이미지당 2.6 ms의 탐지 속도를 보였다. 다른 최신 탐지 알고리즘들과 비교하여 SBCS-YOLOv5s는 가장 우수한 성능을 나타내었고, 자연 환경에서의 토마토 탐지에 큰 잠재력을 보여주었다.

웨어러블 기기, 예를 들어 스마트워치 등을 대상으로 하는 저복잡도 4G 라디오 송수신기를 위해 디지털 보상(digital compensation)이 적용된 디지털 프런트엔드를 설계하고 구현하였다. 제안하는 라디오 수신기의 디지털 프런트엔드는 안티-드로핑(anti-drooping) 필터, 디시메이션(decimation) 체인, DC 오프셋 상쇄(DC offset cancellation) 회로, 그리고 동상(in-phase) 및 직교(quadrature) 추정과 보상 회로로 구성되며, 라디오 송신기의 디지털 프런트엔드는 안티-드로핑(anti-drooping) 필터, 루트 레이즈드 코사인(root raised cosine) 필터, 그리고 보간(interpolation) 체인을 포함한다. 제안하는 DC 오프셋 상쇄 회로는 무한 지속 시간 임펄스 응답 필터(infinite-duration impulse response filter)와 이동평균(moving average) 모두에 기반한다. 제안하는 동상 및 직교 추정·보상 회로는 기존 회로와 비교하여 성능 손실이 미미한 가운데 더 낮은 복잡도를 달성한다. 알고리즘 수준부터 응용특화집적회로(application-specific integrated circuit) 또는 ASIC 하드웨어 수준까지 제안하는 디지털 프런트엔드를 설계하고 구현하기 위해 체계적인 상향식(top-down) 전략을 채택하였다. 송신기와 수신기에서의 심간섭(inter-symbol interference)을 분석하고, 송신기에서의 원치 않는 방출(unwanted emission)도 시뮬레이션하였다. 3G 및 4G에서의 7가지 대역폭 또는 모드에 대해, 디지털 프런트엔드 수신기 ASIC은 인밴드 블로커(in-band blocker), 협대역 블로커(narrowband blocker), 인접 채널 선택도(adjacent channel selectivity) 요구사항을 포함한 모든 간섭 요구조건을 만족하는 반면, 디지털 프런트엔드 송신기 ASIC은 스펙트럼 방출 마스크(spectrum emission mask), 스푸리어스 방출(spurious emission), 인접 채널 누설비(adjacent channel leakage ratio) 요구조건을 포함한 모든 원치 않는 방출 요구조건을 만족한다. 제안된 멀티모드 4G 디지털 프런트엔드 수신기 및 송신기 ASIC은 모든 7개 모드에서 >40 dB의 평균 신호대잡음비(mean signal-to-noise ratio)를 보이며, 180nm CMOS 공정 기술로 구현되었다.

구면 디코딩(Sphere decoding, SD)은 차세대 무선 시스템의 핵심 기반 기술로서, 구현 효율성뿐만 아니라 알고리즘 유연성을 요구한다. 다양한 채널 조건에서 높은 효율로 여러 SD 알고리즘을 지원하기 위한, 새로운 응용특화 명령어 세트 프로세서(application-specific instruction set processor, ASIP)인 FlexSD를 제안한다. FlexSD의 효율을 극대화하기 위해, 관심 대상 SD 알고리즘들에 공통으로 사용되는 조대립(granularity) 연산을 기반으로 명령어 세트를 설계하였다. 또한 명령어 수준 병렬성(instruction level parallelism, ILP)과 하드웨어 자원 스케줄링과 같은 여러 명령어 세트 아키텍처(instruction set architecture, ISA) 옵션을 제안한다. ISA가 주어졌을 때, Synopsys의 설계 자동화 도구인 ASIP Designer를 사용하여 컴파일러 툴 체인과 함께 레지스터 전송 수준(register transfer level, RTL) 모델을 생성한다. 28nm CMOS 기술을 사용하여 FlexSD의 성능 및 복잡도에 대한 각 ISA 옵션의 영향을 평가한다. 로직 합성 결과, FlexSD는 ISA 최적화를 통해 면적 효율이 2.35만큼 향상됨을 보여준다. 아울러 제안된 FlexSD는 특정 채널 조건에서 ASIC에 비해 최대 $40\%$까지 전력 효율을 개선함이 입증되었다.

IEEE 802.11ax(WiFi 6)를 위한 고속 푸리에 변환(FFT) 가속기는 표준이 제시하는 까다로운 성능 요구사항을 충족하도록 설계되어야 한다. 방사수(radix), 메모리 포트, 루프/블록 파이프라이닝과 같은 여러 아키텍처 선택지로 구성된 설계 공간을 탐색하여 FFT 가속기를 최적화한다. 또한 각 아키텍처 선택지가 FFT 가속기의 면적과 성능에 미치는 영향을 평가하기 위해 관련 절차적(ablative) 연구를 수행한다. 설계 공간 탐색(DSE)을 효율적으로 수행하기 위해 상용 고수준 합성(high-level synthesis, HLS) 도구를 사용한다. 실험 결과는 기준(baseline)에 비해 방사수-4(radix-4), 듀얼 포트(dual-port), 완전 파이프라인(full-pipelined) FFT 가속기가 지연(latency)을 4.7배 감소시키고 처리량(throughput)을 3배 증가시켜, IEEE 802.11ax의 반복 검출 및 복호(iterative detection and decoding, IDD) 시스템 요구사항을 만족함을 보여준다. 또한 HLS를 활용한 제안된 DSE가 기존의 수작업 코드 기반 RTL 설계에 비해 설계 시간을 현저히 적게 소요하면서도 면적-지연 곱(area-delay product, ADP)에서 5%의 개선을 달성하는 데 도움이 됨이 확인된다.

본 논문에서는 레지스터-전송-수준(register-transfer-level, RTL) 설계 이전에 합성곱 신경망(convolutional neural network, CNN) 데이터플로우의 전력, 성능, 면적을 예측하기 위한 새로운 사전-RTL 시뮬레이터를 제안한다. 제안된 시뮬레이터에서는 공간 데이터 의존성 그래프(spatial data dependence graph, SDDG)를 구현하기 위해 새로운 접근법을 채택하였으며, 각 처리 요소(processing element, PE)의 상태를 추적함으로써 명령 간 의존성과 함께 특정 데이터플로우를 모델링할 수 있다. 또한 제안된 사전-RTL 시뮬레이터는 지연(latency)과 대역폭(bandwidth)과 같은 메모리 제약이 미치는 영향을 평가할 수 있게 한다. 제안된 사전-RTL 시뮬레이터에서 가정한 지연 비민감 및 대역폭 비민감 PE 컨트롤러는 메모리 제약과 무관하게 기능적 정확성과 최대 성능을 모두 보장한다. 특히, 국소 메모리 대역폭의 최적 분배 방법은 등분배 방법과 비교하여 가속기 실행 시간을 최대 37.6%까지 감소시킬 수 있음을 보인다. 가중치 고정(weight stationary, WS) 및 행 고정(row stationary, RS) 데이터플로우의 경우, 가속기 성능은 메모리 제약에 밀접하게 의존한다. 시뮬레이션 결과는 또한 데이터플로우 간 상대 성능이 합성곱 층의 층 형상(layer shape)에 따라 달라짐을 보여준다. 예를 들어 AlexNet의 표준 합성곱 층에서 동일한 하드웨어 면적을 가정할 때, 메모리 지연이 충분히 높으면 WS 데이터플로우는 RS 데이터플로우에 비해 어떠한 성능 향상도 제공하지 못한다. 또한 특정 시점에 로드되는 가중치의 수가 제한되므로, WS 데이터플로우는 입력 활성(input activation)을 충분히 재사용하지 못하여 국소 메모리 접근(local memory accesses)이 증가한다. 더 나아가 MobileNet의 심층 분리 합성곱(depth-wise convolutional) 층에서는 WS 데이터플로우가 큰 메모리 지연이 존재하더라도 대체로 RS 데이터플로우보다 우수한 성능을 보이는 경향이 있다. 소스 코드는 다음 GitHub 저장소에서 제공된다: https://github.com/SDL-KU/SDDGSim.

멀티코어 가속기는 복잡한 계산 차원을 갖는 최근의 응용을 효율적으로 실행하기 위해 등장하였다. 단일 코어 가속기에 비해 멀티코어 가속기는 더 큰 규모의 통신과 계산을 동시에 처리한다. 그러나 단일 코어 가속기를 위해 맞춤화된 기존 성능 추정 알고리즘은 멀티코어 가속기의 성능을 정확하게 추정할 수 없으므로, 본 연구에서는 멀티코어 가속기를 위한 새로운 성능 추정 알고리즘을 제안한다. 제안하는 알고리즘은 DMAC(direct memory access controller) 각각의 런타임 상태를 기반으로 동적 통신 대역폭을 예측하며, 시간 간격을 고려함으로써 DMAC이 처리하는 통신량을 정확하게 추정할 수 있게 한다. 제안한 알고리즘은 합성곱 신경망과 무선 통신에 대해 평가하였다. 사전 등록된 전송 레벨(transfer level, RTL) 시뮬레이터를 이용한 실험 결과, 시스템 통신 대역폭과 무관하게 제안한 알고리즘은 추정 오차 최대 2.8%로 멀티코어 가속기의 성능을 추정할 수 있음을 보여주었다. 이러한 결과는 Xilinx ZYNQ에서의 하드웨어 구현을 통해서도 검증되었다. 또한 제안한 알고리즘을 사용하여 가속기 코어 차원의 설계 공간을 탐색하였으며, 그 결과 도출된 최적 코어 차원은 각각 기존 멀티코어 가속기와 단일 코어 가속기 대비 성능 이득이 10.8% 및 31.2%에 이르는 것으로 나타났다. 소스 코드는 GitHub 저장소에서 제공된다: https://github.com/SDL-KU/OptAccTile .